Перейти к содержанию
    

Ассоциативная память на FPGA

Вопрос такой: кто нибудь занимался/реализовывал ассоциативную память (адресация по содержимому) или вообще памятью на ПЛИС? На какой max частоте она может работать (у меня ISE 5.1 и доступны Virtex, Virtex2 и Virtex2p)?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Вопрос такой: кто нибудь занимался/реализовывал ассоциативную память (адресация по содержимому) или вообще памятью на ПЛИС? На какой max частоте она может работать (у меня ISE 5.1 и доступны Virtex, Virtex2 и Virtex2p)?

 

Ассоциативная память есть в составе стандартных "корок" CoreGen. Ключевое слово: CAM (Content-addressable memory). Там же и скорости указаны. Правда, на большой размер памяти не рассчитывайте.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Ассоциативная память есть в составе стандартных "корок" CoreGen. Ключевое слово: CAM (Content-addressable memory). Там же и скорости указаны. Правда, на большой размер памяти не рассчитывайте.

 

 

Это я знаю. Мне нужно сделать свою. CAM (Content-addressable memory) из CoreGen немного не подходит.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Ассоциативная память есть в составе стандартных "корок" CoreGen. Ключевое слово: CAM (Content-addressable memory). Там же и скорости указаны. Правда, на большой размер памяти не рассчитывайте.

 

 

Это я знаю. Мне нужно сделать свою. CAM (Content-addressable memory) из CoreGen немного не подходит.

 

Тогда вам сюда: http://www.xilinx.com/products/design_reso...nternal_cam.htm

Для 1-hot дизайна CAM быстродействие получится на уровне быстродействия BlockRAM, так как логики там практически нет - простая перемена шин адреса и данных с 1-hot кодированием содержимого. Работает быстро, но размеры получаемой CAM-памяти удручают.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

acex2 большое спасибо

 

В моём случае надо получить шину данных 32-разряда, шина адреса- сколько получится. Я вот тут набросал (см прикреплённое. Строго не судите ПЛИС и VHDL занимаюсь не давно) оно конечно не законченно но основное есть. Так вот запись чтение идёт с задержкой приблизительно 15 нс. Запоминающие элементы при синтезе реализовываются на триггерах. А поиск работает только на частоте 4,2МГц. А хотелось бы хотя бы 33МГц.

 

Если кто посмотрит, подскажет что нибудь дельное буду ОЧЕНЬ СИЛЬНо благодарен!!

ARAM.rar

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

См. www.gaisler.com, там есть свободное ядро Sparc с кэшем, можно скачать и посмотреть. А кэш - это и есть ассоциативная память. Причем там еще и уровень ассоциативности настраивается от 1 до 4.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...