Перейти к содержанию
    

kuchynski

Свой
  • Постов

    56
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о kuchynski

  • Звание
    Участник
    Участник
  • День рождения 21.07.1977

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Посетители профиля

1 163 просмотра профиля
  • KPG

  1. Подскажите ленивому пожалуйста. Что это за формат файла *.vhd, при открытии которого выводятся непонятные символы? И как такие файлики создаются. Спасибо.
  2. Спасибо, последнее то, что нужно. В свои попросился.
  3. А с моего mail.ru не даёт скачать Пишет: "Error We cannot fulfill your request due to technical difficulties. Please try again later. Please do NOT click the back button. Please try again later, and email [email protected] if you receive this error repeatedly." Может подскажет кто, где искать PetaLinux 2014.2 Installation archive for Zynq and MicroBlaze (BSP - 1.13 GB)
  4. Вот правильно человек пишет - всё дело в приоритете. ! - имеет более высокий приоритет, чем |. Так же, как и языке С.
  5. Это я извиняюсь. Так, доколупался со скуки, не обращайте на меня внимания.
  6. Я, конечно, не в курсе зачем нужны данные vid_wr_fifo_din. Но маловероятно что они нужны постоянно, скорее кто-то смотрит по этому же клоку (clk_video_input), когда s_64bit_ready = '1'. Соответственно неоптимально хранить те же биты данных в vid_wr_yc_data_d1, в vid_wr_yc_data_d2 и в vid_wr_fifo_din.
  7. Шикарно конечно хранить данные в двух векторах одновременно. Это от души, это по нашему. vid_wr_yc_data_d1 <= vid_wr_yc_data; vid_wr_yc_data_d2 <= vid_wr_yc_data_d1; vid_wr_fifo_din <= vid_wr_yc_data_d2(19 downto 0)&vid_wr_yc_data_d1(19 downto 0)&vid_wr_yc_data(19 downto 0);
  8. На xilinx.com при попытке скачать ise выдаётся ошибка. Error We cannot fulfill your request due to technical difficulties. Please try again later. Please do NOT click the back button. Please try again later, and email [email protected] if you receive this error repeatedly. И так уже сутки. Аккаунт у меня древний и таких проблем никогда не было. Вопросы: только у меня так? Где ещё можно скачать ise 14.5 - 14.7?
  9. Если автомат будет находиться в состоянии 6 и ждать "какой-нибудь сигнал завершения операции" для перехода в состояние 0, то описаны сигнал 7 или автор забыл это сделать не имеет никакого значения. iosifk, не понимаю вашей точки зрения. В случае не бог весть какой помехи слетит вся fpga, и бороться с этим нужно не на уровне недописанного автомата. А переход автомата в неописанное состояние, если компилятор правильно понял автора, невозможен. Вы конечно опытней меня, но вот никак не могу уловить вашу мысль.
  10. система проектирования заведёт reset на асинхронный сброс(установка) и будет права. Ибо первичная проверка идёт по reset == 1'b1, всё остальное (изменение clk) не важно - тактовый вход ни на что не влияет. Классический D триггер с асинхронным сбросом.
  11. Согласен. Добавлю: при переполнении res в других операциях (add, mul...) так же не будет работать.
  12. Да, да, виноват. Ну то есть RS триггера и получаются и уже на них... Сразу не увидел всей картины целиком.
  13. Простите, а не пара ли асинхронных RS триггеров получается? А не, ваша правда, классика синхронного триггера на логике. И так делать не надо.
  14. А я пожалуй соглашусь с товарищем Голиковым, более высокий уровень представления данных продиктован растущими объёмами триггеров в проекте. Но как человек, начинавший в схематике, уже подсознательно рисую буквами verilog/vhdl код, как те художники, которые рисуют рисунки, но при этом утверждают, что пишут картины. Но, возможно категория триггеров наиболее продуктивна в verilog/vhdl описании, и уж точно более надёжна. А вот более высокий уровень абстракции (с базовой категорией мышления – объект а ля ООП) реализован какими-то другими языками разработки. И с товарищем СМом вынужден согласиться. Всё красиво написано. Главное что бы гонка за центами не была в ущерб поддерживаемости и масштаби́руемости.
  15. Я так же dma городил. Так и не дождавшись ответа получается
×
×
  • Создать...