Перейти к содержанию
    

MadMan M

Участник
  • Постов

    30
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о MadMan M

  • Звание
    Участник
    Участник

Посетители профиля

1 694 просмотра профиля
  1. Ок. спасибо. Я запустил, скормил ему файл лицензии и помогло.
  2. Здравствуйте. Я поставил 11-й Xpedition, но не вижу программ из пакета в панели задач. Как это исправить?
  3. Мне это тоже интересно, а также, где про это почитать можно по-подробнее.
  4. Вся проблема в том, что проект очень большой и каждый канал предусматривался примерно на 15 листах. Но если иначе никак, то буду использовать описанный Вами подход.
  5. А Вы не могли бы подсказать, что поможет? Потому как я полинтернета перерыл, но так и не понял, и не понял, как по-нормальному это сделать. Или мне каждый узел делать многоканальным, а потом их уже соединять?
  6. Здравствуйте, господа. У меня есть проблема с этими самыми комнатами. Как можно для нескольких листов схемы сделать одну комнату? Я пытался сделать многоканальный проект с вложенными листами, но Altium не делает room для родительского листа. У кого-нибудь была такая проблема?
  7. Подскажите пожалуйста, где можно этот курс найти (на английском или в переводе на русский - не важно). Желательно - бесплатно ;) Ну или платно - если цена приемлема.
  8. Подскажите пожалуйста, как называется документ, с которого сделан скриншот. Интересно было-бы ознакомиться с ним.
  9. Спрошу у начальства, можно ли выкладывать. Дадут добро - выложу сразу же. Есть
  10. У нас VRF запитано от той же линии, что и DVDD, AVDD и т.д. Такое включение рекомендовано в даташите. Однако, в отладочной плате VRF питается от отдельной LDO. Может-ли это являться источником проблемы?
  11. Дифф - не измеряли. Контроль импеданса - стандартный резонитовский, когда делается специальная тестовая плата (тест-купон) с геометрией линий передачи, аналогичной указанной нами, и на ней проводятся измерения с помощью рефлектометра. У нас для этого даже оборудования нет. Собственно, плата заказывалась в Резоните. Сертификата, что это RO4003C нет. Есть бланк контроля импеданса. Разводку, земли и окружающие компоненты перепроверяли уже (как я, так и мои коллеги) ошибок не нашли.
  12. Здравствуйте. Некоторое время назад мы разработали устройство на базе ADF5351. Однако, при запуске всплыла проблема - очень неровная АЧХ на выходе и уровень сигнала ниже, чем указано на графиках в даташите (https://www.analog.com/media/en/technical-documentation/data-sheets/ADF5356.pdf стр.12 рисунки 17 и 20). АЧХ сигнала. полученного нами на выходе, изображена на приложенной картинке. Включение микросхемы произведено согласно рекомендациям из даташита. Обвязка аналогична используемой производителем в оценочной плате. Материал ПП RO4003C. Линии 50-омные (47 Ом, согласно результату контроля импеданса), выполнены с контролем импеданса. RFoutA используется в single ended режиме (RFoutA+ терминирован на землю, используется только RFoutA-), что допустимо, согласно документации от производителя (стр. 37 даташита: "When differential outputs are not required, terminate the unused output or combine it with both outputs using a balun."). Чем может объясняться такое отличие характеристик нашего устройства от приведенных производителем в даташите?
  13. Здравствуйте. В проекте я собираюсь использовать процессор на базе ARM Cortex-A72 от NXP LS1046A. В связи с этим я хотел-бы узнать существуют-ли универсальные аппаратные средства прошивки/отладки (подобные J-Link или ULINK), а также IDE (помимо CodeWarrior)?
  14. 1066 Mb/s. Однако, в UG586 (стр. 198) сказано, что package delay нужно учитывать ("The package delay should be included when determining the effective trace length."). Собственно, на стороне ПЛИС-то всё понятно (это будет либо Artix-7, либо Zynq - ещё программисты не определились, что им нужно). Вообще, я нашёл по этой ссылке http://zedboard.org/content/ddr3-routing-zedboard-rev-c интересную фразу: "Micron DDR3 timing is specified at the package ball, therefore, the DDR3 package delays do not need to be included in the calculations." Но вот где про это у микрона найти информацию - непонятно. Я открыл в Notepad++ IBIS модель микроновской DDR3, но по задержкам там ничего толком не нашёл. При этом, в подтверждение Ваших слов, по той же ссылке, которую я привёл, также указано. что при разработке ZedBoard Rev C задержки внутри микросхемы Zynq не учитывались и устройство работает нормально. Однако, они же рекомендуют остальным оные задержки учитывать.
  15. Подскажите пожалуйста тогда, в какой документации указан данный факт. Чтобы при обсуждении деталей проекта мне было на что сослаться, как минимум. По поводу DDR4 - там всё-же указана package delay в пикосекундах (например, документ от той же Micron "8Gb: x4, x8, x16 DDR4 SDRAM Features", начиная со стр. 311). Хотя, она там указана, как диапазон значений и тоже придётся уточнять, как с ней быть, в случае её использования. А вот именно в даташитах на DDR3 подобных таблиц я и не нашёл. Также, заодно хотелось-бы спросить, возможно-ли вытащить значения package delay из моделей для симуляции, например HSpice или IBIS (они предоставляются производителем)?
×
×
  • Создать...