Перейти к содержанию
    

negiin

Свой
  • Постов

    119
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о negiin

  • Звание
    Частый гость
    Частый гость

Контакты

  • ICQ
    Array

Информация

  • Город
    Array

Посетители профиля

3 160 просмотров профиля
  1. Как бороться с такой ошибкой в dcfarm? Пробовал разные версии, везде ошибка возникает во время компиляции
  2. Вы разбудили мое любопытство и мне пришлось дойти до пятой страницы гугла. SJ означает San Jose, место разработки. https://www.perforce.com/sites/default/files/compartmentalized-continuous-integration-wp.pdf
  3. Можно хранить в svn только файлы *.ip . При сборке проектов ядра сгенерируются снова.
  4. в базовой конфигурации нужно сделать буферы на всех входных портах, даже если они не используются в ней. Чтобы регистры сохранились, нужно использовать директиву синтеза noprune. с клоком так же, нужно тактировать регистр noprune этим клоком
  5. На скорость компиляции больше всего влияет одно поточная производительность. Я бы выбрал что нибудь из верхних строчек рейтинга https://www.cpu-monkey.com/en/cpu_benchmark-cinebench_r23_single_core-15. Процессоры с 4 каналами памяти - это сегмент HEDT и там производительность на ядро меньше.
  6. Мне кажется qsfp28 совместим с qsfp по механике, но имеет большую скорость. Поэтому можно взять кабель qsfp в 4 x SFP+ и установить его в разъем QSFP28.
  7. Есть переходники QSFP в который вставляется модуль SFP+, соответственно используется 1 канал из 4-х. Можно еще использовать кабель QSFP в 4*SFP+
  8. У меня в версии 18.0.1 Pro Edition работает. В qsf set_parameter -name n 960 в топовом модуле parameter n = 1024; Может быть нужно задать pDevice и тогда его можно переопределить в qsf файле.
  9. Можно сделать две ревизии и в каждой прописать параметр в Verilog HDL macro(аналогичен `define) в настройках проекта либо задать default parameters(аналогичен parameter в verilog или generic в vhdl). Каждую ревизию можно компилировать в командной строке с ключем -c rev_name0, -c rev_name1.
  10. Одно дело если 100 Мб, совсем другое дело если поток 100 Гб. Одно дело если ПЛИС последних семейств, другое если старая.
  11. Intel рекомендует передавать данные между кратными частотами как между асинхронными, даже если они синхронны. Может у xilinx есть подобная рекомендация?
  12. 1, Если нужно много памяти, то можно использовать Xeon X5680, память DDR3 ECC сейчас сильно дешевле DDR4. Но процессору уже 10 лет и компилироватся будет долго. 2. Xeon E5 2680 v2 и подобные уже быстрей и позволяют использовать ту же DDR3 ECC. 3. Если есть цель собрать проект как можно быстрей, то подойдет threadripper 2950x. У него 16 ядер и производительность на ядро одна из лучших + 4 канала памяти. https://www.cpu-monkey.com/en/cpu-amd_ryzen_threadripper_2950x-884.
  13. При оптимизации по Area проект занимает больше места, чем в 18.0. У всех такие результаты?
×
×
  • Создать...