Перейти к содержанию
    

Constantin

Свой
  • Постов

    397
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о Constantin

  • Звание
    Местный
    Местный
  • День рождения 03.07.1964

Контакты

  • Сайт
    Array

Посетители профиля

5 041 просмотр профиля
  1. Если не "редактировать", т.е. изменять модель, а только установить в условный "0" координат, мне на первых порах было проще сделать сборку, вставить в нее модель, привязать как нужно (чтобы в Altium все было в "0") и экспортировать в тот же STEP. Хотя это можно сделать и инструментами "Direct Editing".
  2. Или по другому, универсальный подход для любых объектов: выделяем отверстия на материнской плате, в PCB List копируем их координаты , вставляем для соответствующих им на дочерних платах. При необходимости перед вставкой в Excel пересчитываем смещение. Но я в подобных случаях предпочитаю расположить Origin и ориентацию отдельных плат таким образом, чтобы ничего не приходилось двигать/вращать.
  3. По правде говоря, в новых версиях не проверял, а когда она появилась - на немаленькой на тот момент библиотеке результат для компонентов сложнее резистора/конденсатора оказался негодным. Начиная с транзисторов во всем их разнообразии изображений и четырех квадрантов ориентации. Я попробовал, понял что придется продумать логику создания элементов и перелопатить все библиотеки, попробовал и прогнозируемый объем работы заставил отказаться от идеи. И как мне помнится, я с такими выводами на этом форуме был не одинок.
  4. Лучше делать аннотацию по Designator, в таком случае она управляема, выполняется по координатам точки привязки этого самого Designator. А вот ее положение зависит от настроек: Для примера: исходно все привязки в левом нижнем углу: А теперь для R65 и R67 привязка изменена на правый нижний угол (зеркальное отражение по X, клавишей "x" при перемещении). Визуально неотличимо, а аннотация изменилась.
  5. По моему опыту - багов с заливкой полигонов в последние несколько лет не припомню, иначе предупредил бы.
  6. Думается, что эта функция не различает типы via, вот и обходит ранее расставленные. Не баг, а фича. А вот насыпать "stitching via" поверх топологического элемента типа" Net tie" при том, что последний в явном виде содержит "Via Keep-out" представляется багом :-) Если это критично (как мне кажется, не в данном случае) - можно для полигона повысить требования к точности аппроксимации дуг. Ну, и уменьшить зазор в правилах на недостающую по факту величину.
  7. Без паники! Если находимся в режиме редактирования трасс (двигаем сегмент) то это сочетание клавиш как раз переключает Gloss Effort (Routed), попробуйте.
  8. Попробуйте выключить Gloss Effort (Routed) в панели Properties при редактировании или глобально в Preferences.
  9. А где написано что нарушено правило высоты? Я бы сказал, что просто XP12 не должен находиться в Room MCU. Может XP12 нужно назначить ComponentClass "MCU"?
  10. Если библиотека подключена и была отредактирована (т.е. все нормально), чтобы увидеть изменения нужно выполнить Refresh в панели Components .
  11. Возможность попробовать уже есть :-) Если установить расширение, то в папке \ProgramData\Altium\Altium Designer {xxxxxx yyyy....}\Extensions\EMIStreamV2\EXE\Document находятся EMI Design Rule Check Operation Manual.pdf Plane Resonance Analysis Operation Manual.pdf Вот только времени поупражняться пока нету...
  12. Выделение контура в механическом слое и выполнение команды "Tools -> Convert -> Convert Selected Primitives to Keepouts" избавляет от двойной работы :-)
  13. Так в том то и дело: если нужна перемычка, которую паяют, то и вопросов нет. А вот если нужен цельный элемент топологии, то без Net Tie не обойтись. Примеров таких топологий масса: это и планарные трансформаторы, и всевозможные СВЧ структуры (фильтры, делители ответвители и т.д. и т.п.).
×
×
  • Создать...