реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Подключение в Verilog модуля с несколькими архитектурами, Verilog testbench, VHDL entity with multiple architectures
Dremlin
сообщение Jul 12 2017, 15:18
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 18
Регистрация: 5-03-08
Пользователь №: 35 666



Имеется написанный на VHDL модуль с несколькими архитектурами, который я подключаю в testbench, который пишу уже на Verilog. Подскажите, есть ли способ прямо указать, какую архитектуру нужно использовать? По ссылке в разделе "Selecting Non-Default Architectures" приведены способы, но ни один из них у меня не заработал (или я не понял, как правильно их применять).
Косвенно связанный вопрос: а в принципе кто как использует (и использует ли) модули с несколькими архитектурами?

Сообщение отредактировал Dremlin - Jul 12 2017, 15:22
Go to the top of the page
 
+Quote Post
Maverick
сообщение Jul 12 2017, 21:00
Сообщение #2


я только учусь...
******

Группа: Модераторы
Сообщений: 3 366
Регистрация: 29-01-07
Из: Украина
Пользователь №: 24 839



Цитата(Dremlin @ Jul 12 2017, 18:18) *
Имеется написанный на VHDL модуль с несколькими архитектурами, который я подключаю в testbench, который пишу уже на Verilog. Подскажите, есть ли способ прямо указать, какую архитектуру нужно использовать? По ссылке в разделе "Selecting Non-Default Architectures" приведены способы, но ни один из них у меня не заработал (или я не понял, как правильно их применять).
Косвенно связанный вопрос: а в принципе кто как использует (и использует ли) модули с несколькими архитектурами?

Я делаю один модуль одна архитектура Иначе потом можно запутаться в серьезном проекте


--------------------
If it doesn't work in simulation, it won't work on the board.

"Ты живешь в своих поступках, а не в теле. Ты — это твои действия, и нет другого тебя" Антуан де Сент-Экзюпери повесть "Маленький принц"
Go to the top of the page
 
+Quote Post
warrior-2001
сообщение Jul 13 2017, 04:48
Сообщение #3


Местный
***

Группа: Свой
Сообщений: 317
Регистрация: 9-10-08
Из: Таганрог, Ростовская обл.
Пользователь №: 40 792



Цитата(Maverick @ Jul 13 2017, 00:00) *
Я делаю один модуль одна архитектура Иначе потом можно запутаться в серьезном проекте



+1.
Так и документировать проще. Лучше уже делать вложенные модули, чем архитектуры одного уровня.


--------------------
Глупцы игнорируют сложность. Прагматики терпят ее. Некоторые могут избегать ее. Гении ее устраняют.
Go to the top of the page
 
+Quote Post
Magnum
сообщение Jul 26 2017, 08:55
Сообщение #4


Местный
***

Группа: Свой
Сообщений: 209
Регистрация: 26-05-05
Пользователь №: 5 397



С помощью "`define" можно много чего "разрулить".
Go to the top of the page
 
+Quote Post
KalashKS
сообщение Jul 27 2017, 09:28
Сообщение #5


Местный
***

Группа: Участник
Сообщений: 208
Регистрация: 7-02-11
Пользователь №: 62 755



Если кому интересно, способ в приведенной автором ссылке рабочий. Софт может поругаться на этапе компиляции, но моделирование запустится как надо.

Сообщение отредактировал KalashKS - Jul 27 2017, 09:28
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 24th September 2017 - 03:25
Рейтинг@Mail.ru


Страница сгенерированна за 0.01366 секунд с 7
ELECTRONIX ©2004-2016