Kokos 0 31 января, 2017 Опубликовано 31 января, 2017 (изменено) · Жалоба Добрый день! Интересует следующий вопрос об использовании альтеровской мегафункции для pll. Допустим я подаю входной клок с частотой 10 МГц, а получаю на выходе pll 20 МГц. Будет ли выходная частота равна 20.2 МГц , если на вход я подам 10.1 МГц при тех же настройках, или она так и будет 20 МГц? какие настройки за это отвечают? не рассматриваю динамическую реконфигурацию интересно поведение выходного клока при изменении входного. Изменено 31 января, 2017 пользователем Kokos Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
bogaev_roman 0 31 января, 2017 Опубликовано 31 января, 2017 · Жалоба Добрый день! Интересует следующий вопрос об использовании альтеровской мегафункции для pll. Допустим я подаю входной клок с частотой 10 МГц, а получаю на выходе pll 20 МГц. Будет ли выходная частота равна 20.2 МГц , если на вход я подам 10.1 МГц при тех же настройках, или она так и будет 20 МГц? какие настройки за это отвечают? не рассматриваю динамическую реконфигурацию интересно поведение выходного клока при изменении входного. В общем случае есть два коэффициента - умножения и деления, исходя из этих параметров и будет определяться выходная частота относительно входной. В Вашем случае на выходе будет 20,2МГц. Но весь временной анализ будет проходить исходя из значений входной частоты, поэтому лучше задавать на входе значение реальной частоты. ЗЫ. Тему лучше перенести в другую ветку. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Kokos 0 31 января, 2017 Опубликовано 31 января, 2017 · Жалоба Да я тоже не уверен что тема для этого раздела. Но лучше места не нашел. Просто помимо настроек коэффициента преобазования, там в настройках стоят страшные слова Use the feedback path inside the PLL с несколькими вариантами и у меня закрадываются подозрения не может ли PLL компенсировать девиации клока источника? и на выход давать четко то что настроен. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
krux 8 31 января, 2017 Опубликовано 31 января, 2017 · Жалоба PLL - в переводе на русский - фазовая автоподстройка частоты. подстройка выходной частоты под входную, при этом опционально выполняя умножение/деление. т.е. этот блок так устроен "by design". если вам надо как-то иначе - то это уже не чистая PLL, а некий специализированный гибрид, и называться будет совсем по-другому. alt_pll "компенсировать девиации клока источника" не может. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться