реклама на сайте
подробности

 
 
3 страниц V  < 1 2 3  
Reply to this topicStart new topic
> TimeQuest. Борьба со slack., Задержки межд Fast input register/DDR reg и регистром приёмником.
_Anatoliy
сообщение Aug 10 2017, 09:41
Сообщение #31


Утомлённый солнцем
******

Группа: Свой
Сообщений: 2 426
Регистрация: 15-07-06
Из: г.Донецк
Пользователь №: 18 832



Цитата(bogaev_roman @ Aug 10 2017, 12:16) *
Эти ограничения из даташита (просто максимальное окно на работу при них получается всего 10-5-3=2нс)? clk_dac - это выход pll (из приведенных ограничений не видно)? Для подробного анализа можете привести схему чипланнера, на которой показаны расположения io-буферов и pll (может они по всему периметру раскиданы, так непонятно)?

Да, из даташита. Окно действительно очень маленькое.
clk_dac - это выход pll
С чиппланером я не очень дружу. io-буфер видно, а как ещё и PLL показать?
Эскизы прикрепленных изображений
Прикрепленное изображение
Прикрепленное изображение
 
Go to the top of the page
 
+Quote Post
bogaev_roman
сообщение Aug 10 2017, 10:09
Сообщение #32


Профессионал
*****

Группа: Свой
Сообщений: 1 026
Регистрация: 20-10-09
Из: Химки
Пользователь №: 53 082



Цитата(_Anatoliy @ Aug 10 2017, 12:41) *
С чиппланером я не очень дружу. io-буфер видно, а как ещё и PLL показать?

Я сигналы сначала в timequest нахожу, потом правой кнопкой locate->chip planner, в окне chipplanner в show physical routing выделяю появившийся объект, слева (типа окна инструментов) можно подключить к этому объекту fan in/fan out, общее масштабирование - ctrl+колесо мыши. Таким образом можно посмотреть необходимые объекты на всей площади fpga.
Go to the top of the page
 
+Quote Post
_Anatoliy
сообщение Aug 10 2017, 10:19
Сообщение #33


Утомлённый солнцем
******

Группа: Свой
Сообщений: 2 426
Регистрация: 15-07-06
Из: г.Донецк
Пользователь №: 18 832



Цитата(bogaev_roman @ Aug 10 2017, 13:09) *
Я сигналы сначала в timequest нахожу, потом правой кнопкой locate->chip planner, в окне chipplanner в show physical routing выделяю появившийся объект, слева (типа окна инструментов) можно подключить к этому объекту fan in/fan out, общее масштабирование - ctrl+колесо мыши. Таким образом можно посмотреть необходимые объекты на всей площади fpga.

Спасибо! Длинная линия внизу это путь клока от PLL до io_obuf. Это для dac_im[0].
Эскизы прикрепленных изображений
Прикрепленное изображение
 
Go to the top of the page
 
+Quote Post
bogaev_roman
сообщение Aug 10 2017, 10:32
Сообщение #34


Профессионал
*****

Группа: Свой
Сообщений: 1 026
Регистрация: 20-10-09
Из: Химки
Пользователь №: 53 082



Цитата(_Anatoliy @ Aug 10 2017, 13:19) *
Это для dac_im[0].

Можно сразу все dac_im* вытащить со всеми fan-in. Чтобы понять откуда разбег в 3нс получается приведите еще и путь для другого выхода (скорее всего пины находятся между банками памяти или dsp-блоками).
Go to the top of the page
 
+Quote Post
_Anatoliy
сообщение Aug 10 2017, 11:26
Сообщение #35


Утомлённый солнцем
******

Группа: Свой
Сообщений: 2 426
Регистрация: 15-07-06
Из: г.Донецк
Пользователь №: 18 832



Цитата(bogaev_roman @ Aug 10 2017, 13:32) *
Можно сразу все dac_im* вытащить со всеми fan-in. Чтобы понять откуда разбег в 3нс получается приведите еще и путь для другого выхода (скорее всего пины находятся между банками памяти или dsp-блоками).

А как эту * поставить?

Здесь можно выбрать только один бит из списка.
Не выходит у меня вывести всю шину. На снимке справа внизу подсвеченные синим - это мои io_obuf. Внизу по центру - PLL. Показан клок для dac_im[10]. Вроде не через весь кристалл связи идут.

Разбежка в задержках клока в пределах шины = 1,641 - 1,582 = 0,059нс. Думаю что дело не в клоке, а разбежка задержек данных в пределах шины как раз и даёт те клятые 3,0 нс...

Но ведь в лапах стоят триггеры, они ведь должны устранить этот разбег данных wacko.gif
Эскизы прикрепленных изображений
Прикрепленное изображение
Прикрепленное изображение
Прикрепленное изображение
 
Go to the top of the page
 
+Quote Post
_Anatoliy
сообщение Aug 19 2017, 07:32
Сообщение #36


Утомлённый солнцем
******

Группа: Свой
Сообщений: 2 426
Регистрация: 15-07-06
Из: г.Донецк
Пользователь №: 18 832



Коллеги, а есть то она вообще, правда на земле? Может мне кто нибудь объяснить как с указанными Th и Tsu входного интерфейса ЦАП можно работать с тактовой 160МГц?
Thsu = Tsu - Th = 5 - (-3.2) = 8.2ns
T = 1 / F = 1 / 160 = 6.25ns
Thsu > T
Эскизы прикрепленных изображений
Прикрепленное изображение
Прикрепленное изображение
 
Go to the top of the page
 
+Quote Post

3 страниц V  < 1 2 3
Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 24th November 2017 - 03:58
Рейтинг@Mail.ru


Страница сгенерированна за 0.01296 секунд с 7
ELECTRONIX ©2004-2016