Перейти к содержанию
    

Joe

Участник
  • Постов

    14
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Контакты

  • Сайт
    Array

Информация

  • Город
    Array

Посетители профиля

669 просмотров профиля
  1. Просьба к тем, кто установил это обновление отписаться есть ли у вас в поддерживаемых типах ПЛИС возможность выбрать Spartan-6 или Virtex-6. ПОставил это обновление, в "What's New" написано что должна появиться поддержка Spartan-6 или VIrtex-6 а реально в списке "Family" нет ни того ни другого.
  2. Может это значит, что отправился пакет длиной 32 байта а пришел на 13 байт короче? Попробуйте ping c ключем -l <число>, где <число> - размер буфера отправки. Напимер "-l 64" (это будет пинг по 64 байта) и посмотрите как изменится "несовпадение на"...
  3. Набрёл я на такую вот прогу. Называется езерпик-нх. В FAQ разработчики пишут следующее. Посмотрите. может это чем-нибудь поможет ...
  4. "Чем плохо просто по поверхности разводить?" Сейчас у меня подобная задача: дифф. цепи pecl, частоты 2.5 ГГц надо протащить через разъем с одной платы на другую. Тоже думал разводить в наружных слоях, но производитель используемых микросхем чётко пишет в рекомендациях по разводке: Stripline is strongly recommended. Stripline reduces forward crosstalk, provides better coupling to ground planes, and reduces emissions. If dual stripline is used, traces on one layer must be routed in a perpendicular direction to the other layer. Broadside coupled lines are not recommended as the differential impedance control of such trace pairs is not as well controlled as edge coupled lines. Также - после разговора с людьми, которые занимаются изготовлением плат, я понял, что в наружных слоях геометрические параметры проводников нельзя сделать "точно" - то есть то что получится реально будет сильно отличаться от того, что было в жерберах. Это касается и расстояний между проводниками и их толщины. Причем появление переходов (из-за того, что дифф-пары будут разведены во внутренних слоях) будет "меньшим злом" по сравнению с искажениями геометриии этой дифф. пары из за того, что она будет изготавливаться в наружном слое. Поэтому "Чем плохо просто по поверхности разводить?" - ответ: это плохо очень во многих отношениях, если не во всех.
  5. Спасибо. LPC - WLAN ADK от Adya Systems смотрел. так что высылать не надо. Про bgw200 там действительно никаких подробностей. Кстати может кто-нибудь знает может есть чипы Wi-Fi с открытой документацией?
  6. BGW200 это WLAN-controller производства NXP (Philips). На сайте NXP - только брошурка из 5 страниц. Может у кого-нибудь есть полная документация на этот продукт?
  7. Может кому будет интересно: про decoupling capacitors от ксилинкса: xapp623.pdf
  8. А не проще решить проблему применением готового моста? Видел реализацию на MB86976 (Fujitsu Ethernet Bridge Controller см. рисунок). У него с одной стороны подключается LIU Ethernet а с другой - WAN-interface. Еще правда к нему надо DRAM подцепить. Скорость в WAN-части - до 8 Мбит/с. Придется, конечно, повозится с "N*64" и синхронизацией в ИКМ-части, но зато проблема с "запихиванием слона в запорожец" решиться однозначно.
  9. Попоробуйте подключть пины 4 и 5 Т1 на землю (они у Вас в схеме почему-то обозваны NC1 и NC2).
  10. Спасибо. Практически тоже самое прочитал у альтеры в аппликешн-ноте. Там такие цепи называются "Serpentined Traces". Смысл такой: если цепи "слабосвязанные" (loosely coupled), то есть волновое сопротивление не играет решающей роли, то допускается делать петли на одной и цепей дифф-пары; если цепи "тесно-связанные" (Tightly-Coupled) - рекомендуется "pin-level" выравнивание - то есть пара разводится "ровно и параллельно", а непосредственно возле падов, та цепь, к-я оказалась короче выгибается "улиткой". Вопрос следующий: как бы теперь этот процесс автоматизировать, причем в пикаде (ну или в спекктре)? (см. пост от "Жека Сегодня, 11:14")? Я долго ковырялся в спеккте с командами define-net pair и length*** но пока результат скорее отрицательный :(
  11. Вопрос ко всем кто имеет опыт по разводке и последующей отладке плат с дифф-цепями. Необходимо развести несколько дифференциальных цепей (LVPECL). Частота сигнала, передаваемого по этим цепям достаточно велика ~2.5 ГГц. Одно из требований по трассировке от производителя микросхем: необходимо выровнять длины прямого и инверсного сигналов дифф-пары, причем максимальная разница этих длин должна быть не более 5mills (0,127мм). При пробной трассировке, естественно "само собой" это не получилось. то есть, если просто проложить пару от одного корпуса к другому, при этом выполняя требования к геометрии для обеспечения 100-Омного импеданса, то длины прямого и инверсного проводов различаются ~ на 50mills (1,27мм). В разных источниках слышал про несколько способов выравнивания длин цепей: accordion, trombone, но они, по-моему применяются для выравнивания длин у разных single-ended цепей (например - при разводке скоросных шин). Вопрос: как правильно производить выравнивание длин дифф. цепей? может у кого есть литература по этому поводу? или примеры трассировки?
  12. Можно сделать в пикаде, но "ненормальным" способом: надо в пад-стайле указать размер отверстия больше чем фактически необходимо на требуемую ширину "полоски меди" вокруг отверстия, при экспорте жерберов поставить галочку "пад/виа холес", и сэкспортировать плэйн-слой в жербер, затем в пикаде уменьшить диаметр отверстия до номинального, и сэкспортировать "н/ц дрилл" :) получается в точности как у вас на рисунке.
  13. 1. Смущает, что дифференциальные (LVPECL и LVDS) цепи не одинаковы по длине (например общ. длина цепей LVPECL_OUT10 и ~LVPECL_OUT10 различаются на 215 миллидюймов (5,4 мм), а это может увеличить джиттер на этих цепях), хотя может я зря смущаюсь, так как я не знаю на какие скорости (частоты) рассчитывалась плата :) . 2. Я никогда не использую "коппер-пуры", в слоях, где нет сигнальных цепей - удобнее использовать плэйн-слои - и быстрее будет прорисовываться, и гораздо удобнее редактировать форму полигонов.
×
×
  • Создать...