Не совсем ответ на вопрос, но тоже в тему вроде :-)
Симулировать DDR2 не пробовал, но в живую щас работаю - отладочная плата DB4CGX15. В квартусе 9.1SP2 заводиться, но в тестовом примере из комплекта поставки с платой иногда лезут ошибки на тесте DDR2, не часто но лезут... может кто тоже сталкивался с подобным?
А касательно verilog - есть несколько версий стандарта, так что теоритически проблемы могут быть. да и как показала практика средства синтеза разных производителей могут слегка отличаться в трактовке некоторых конструкций языка :-) Надо будет посмотреть файлик