Перейти к содержанию
    

Проверить синтезируемость VHDL

Возможно ли провести проверку VHDL RTL кода на совместимость с IEEE Std 1076.6 как либо автоматически, не проводя сам синтез?

И поддерживают ли реально средства синтеза от Cadence(SPR) и MG (Leonardo Spectrum, Precision RTL Synthesis)этот стандарт?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Возможно ли провести проверку VHDL  RTL кода на совместимость с IEEE Std 1076.6 как либо автоматически, не проводя сам синтез?

И поддерживают ли реально средства синтеза от Cadence(SPR) и MG (Leonardo Spectrum, Precision RTL Synthesis)этот стандарт?

Сдается мне вам будет полезен продукт выше названной фирмы Cadence HAL (hardware analysis and lint)

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Спасибо.

А он выпускается как отдельный продукт? Есть сведениям что HAL есть в составе LDV 5.1 (вызывается кнопкой в nclaunch ), а вот в IUS 5.3 я его не нашел пока, но судя по сосайту должен быть(IUS - Provides full transaction-level support, HDL analysis, unified test generation for verifying nanometer-scale ICs).

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Спасибо.

А он выпускается как отдельный продукт? Есть  сведениям что HAL  есть в составе LDV 5.1 (вызывается  кнопкой в nclaunch ), а вот  в IUS 5.3 я его не нашел пока, но судя по сосайту должен быть(IUS - Provides full transaction-level support, HDL analysis, unified test generation for verifying nanometer-scale ICs).

Нет как отдельный продукт не поставляется. Входит ТОЛЬКО в состав LDV (теперь insisive unified simulator)

В IUS 5.3 (Linux версия) тоже вызывается спец. кнопочкой или командой. Также можно вызвать из Popap menu

Да кажется у компании Novas eсть продукт nLint, кажется то же из той же оперы.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Проблема похоже в том что IUS5.3 у меня для Windows. Там такой кнопик просто нет.

Спасибо за совет, будем искать с преламутровыми пуговицами.:)

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Проблема похоже в том что IUS5.3 у меня для Windows. Там такой кнопик просто нет.

Спасибо за совет, будем искать с преламутровыми пуговицами.:)

Пакет под windows значительно обрезан, точнее сказать там остался только vhdl verilog моделировщик и смотрелка результатов моделирования.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Проблема похоже в том что IUS5.3 у меня для Windows. Там такой кнопик просто нет.

Спасибо за совет, будем искать с преламутровыми пуговицами.:)

На FTP лежит l_i_n_t от N O V A S .

Наверно, это то что вам нужно.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Спасибо за информацию , но я не свой.

А вообще в любом случае любые коментарии и рекомендации приветсвуются, поскольку сам пока начинающий в этом направлении и даже только название ПО может весьма пригодится.

 

В общем то проблема с софтом уже решена по большей части использованием LDV 5.1, и ключика к Incisive_Verif_Engine которым любезно поделился Vasiliy.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...