[Dima1060 0]

Добрый день!

Столкнулся с такой проблемой: после запуска AD1852, некоторое время (судя по всему время групповой задержки) ЦАП выдает какой то мусор. Это если ее запускать после сброса питания. А если перезапускать, то в самом начале появляются фрагменты сигнала, который передавался ранее. Может я как то не так начинаю передачу данных? Пытался использовать MUTE - не помогло. На фото - передаваемый сигнал и уровень сигнала MUTE. После снятия сигнала RESET - сразу появляется мусор на выходе, независимо от уровня MUTE. На ЦАП подаю 128 нулей, а потом синусоиду. Сигнал RESET устанавливаю сразу после передачи первого нуля в ЦАП.

[RabidRabbit 0]

В даташите такое поведение описано? Если нет - ковыряйте свой софт :)

 

[Dima1060 0]

В даташите - ни слова. Про софт я и спрашиваю, все вроде работает, а вначале почему то вылезает такая лажа.

[k155la3 26]

Проверьте линию CS - если она есть (я этот чип не знаю).

Разрешение оцифровки (об-аналоговки) принятой инф. (старт внутреннего автомата IC) может происходить

по снятию CS (фронт). Т.о. если на линии CS имеет место помеха, или неверное управление CS -

то может быть "принята к исполнению" мусорная инф-ия, имеющаяся в регистре данных чипа, например после подачи питания.

ps - проверьте осцилографом "дребезг" по Raise/Fail управляющих сигналов.

Проверьте настройки осц-фа. Оцифровка должна быть в режиме "пиковых" замеров, тогда будут видны

возможные "иголки".

Изменено 6 июня, 2017 пользователем k155la3

[Dima1060 0]

Есть сигнал RESET. Никакого намека на дребезг нет. Как только я устанавливаю RESET - на выходе получаю мусор а затем свой сигнал. Это если ЦАП после сброса. А если нет, то после установки RESET на выходе получаю вместо мусора фрагменты своего сигнала.

У этого ЦАП есть цифровой фильтр с групповой задержкой около 950 мкс. После старта, видимо ЦАП выкидывает на выход мусор накопленный в этом фильтре. Правда странно, что длится это больше времени групповой задержки. И странно что сигнал MUTE на это никак не влияет.

[Plain 168]

RESET какой длины?

[Dima1060 0]

RESET какой длины?

В смысле какой длины? После сброса питания ЦАП в RESETе, когда начинаю передачу данных, пишу в регистры I2S и снимаю RESET.

[Plain 168]

Очередная тема ни о чём на вторую страницу загибается, озвучьте уже длительность RESET.

[Dima1060 0]

Очередная тема ни о чём на вторую страницу загибается, озвучьте уже длительность RESET.

Я не понимаю о какой длительности Вы говорите. После включения питания пин RESET у меня в нуле. В нуле он до тех пор пока я не захочу включить ЦАП, то есть относительно долго. Между перезапусками тоже много времени проходит. Под много я подразумеваю секунды и минуты.

[xvr 12]

Вот что в DS написано про RESET:

The AD1852 should always be reset at power up. The RESET function should be active for a minimum of 64 master clock periods. When the RESET function becomes inactive, normal operation continues after a delay equal to the group delay, plus three MCLK periods.

2ТС - у вас это выполняется?

 

[Dima1060 0]

Вот что в DS написано про RESET:

 

2ТС - у вас это выполняется?

Выполняется, конечно

[Ruslan1 16]

Выполняется, конечно

1. Проконтролируйте осциллографом уровни. Может где-то вместо Push-pull включили только open-drain, например. или наоборот.

2. Возьмите логический анализатор и проверьте, что у Вас там на самом деле делается и совпадает ли это с требованиями даташита. На всех управляющих выводах. С момента подачи питания до нормального адекватного ответа.

Если какие-то ноги притянуты к постоянным уровням- то проверьте, притянуты ли.

[Dima1060 0]

1. Проконтролируйте осциллографом уровни. Может где-то вместо Push-pull включили только open-drain, например. или наоборот.

2. Возьмите логический анализатор и проверьте, что у Вас там на самом деле делается и совпадает ли это с требованиями даташита. На всех управляющих выводах. С момента подачи питания до нормального адекватного ответа.

Если какие-то ноги притянуты к постоянным уровням- то проверьте, притянуты ли.

Проверил, все как в даташите. Оказывается у меня не выдерживалось условие про 64 такта MCLK, поправил, но это не имело ровно никакого эффекта.

[HardEgor 63]

Проверил, все как в даташите. Оказывается у меня не выдерживалось условие про 64 такта MCLK, поправил, но это не имело ровно никакого эффекта.

Стоит проверить скорость нарастания питания

Проверить попадание управляющих сигналов на входы до подачи питания.

Попробовать увеличить длительность RESET в 2 или 3 раза.

Проверить конденсатора по питанию и на опоре.

Попытаться после аппаратного RESET сделать и программный.

[Dima1060 0]

Стоит проверить скорость нарастания питания

Проверить попадание управляющих сигналов на входы до подачи питания.

Попробовать увеличить длительность RESET в 2 или 3 раза.

Проверить конденсатора по питанию и на опоре.

Попытаться после аппаратного RESET сделать и программный.

При чем тут питание, после перезапуска ЦАП я вижу примерно ту же картину, только вместо непонятного мусора вываливаются фрагменты предыдущего сигнала. Теоретически это можно понять и простить, ведь в даташите написано

. When the RESET function becomes inactive, normal operation continues after a delay equal to the group delay, plus three MCLK period

Но мусор летит несколько больше времени чем групповая задержка и почему то никак не реагирует на MUTE