реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> CAN 2.0 verilog/VHDL/Модель
bogaev_roman
сообщение Dec 29 2016, 08:01
Сообщение #1


Знающий
****

Группа: Свой
Сообщений: 989
Регистрация: 20-10-09
Из: Химки
Пользователь №: 53 082



Добрый день, Уважаемые форумчане!
Нужно в сжатые сроки реализовать CAN-контроллер 2.0. Кроме стандарта и кратких описаний не смог найти примеров (даже банальную полную временную диаграмму хотя бы одного переданного пакета). Изначально ожидал увидеть готовую корку от альтера, но на официальном сайте нашел только отсылку к партнерам. В opencores что-то есть, но там требуется регистрация и нет уверенности, что она рабочая. Может у кто-нибудь поделится урезанной версией или функциональной моделью? Спасибо.
На самом деле даже на простейшие вопросы пока не смог найти ответ:
1. Есть битовый интервал, состоящий из 4 сегментов, первый из них - сегмент синхронизации, в это диапазоне должен быть фронт или срез?
2. Описанный выше битовый интервал справедлив только для первого бита в посылке?
3. CRC15 рассчитывается с учетом битстаффинга или без?
Go to the top of the page
 
+Quote Post
Lixlex
сообщение Dec 29 2016, 08:32
Сообщение #2


Участник
*

Группа: Участник
Сообщений: 36
Регистрация: 8-11-11
Из: Рязань
Пользователь №: 68 183



У xilinx есть корка. Под 6е семейство даже есть вариант ее украсть. Если интересно как, расскажу в личку.

Сообщение отредактировал Lixlex - Dec 29 2016, 08:33
Go to the top of the page
 
+Quote Post
bogaev_roman
сообщение Dec 29 2016, 08:44
Сообщение #3


Знающий
****

Группа: Свой
Сообщений: 989
Регистрация: 20-10-09
Из: Химки
Пользователь №: 53 082



Цитата(Lixlex @ Dec 29 2016, 11:32) *
Если интересно как, расскажу в личку.

Спасибо, напишите, на данный момент устроит любой вариант. Потом буду сам все честно реализовывать.
Go to the top of the page
 
+Quote Post
Poluektovich
сообщение Dec 29 2016, 10:26
Сообщение #4


Местный
***

Группа: Свой
Сообщений: 207
Регистрация: 15-09-08
Из: Зеленоград
Пользователь №: 40 201



1. В Sync_seg должен быть фронт, неважно какой.
2. Битовый интервал состоит из 4-х сегметов для всех бит.
3. Без учета стаффинга.

Функциональная модель:
http://syswip.com/can-verification-ip
Go to the top of the page
 
+Quote Post
bogaev_roman
сообщение Dec 29 2016, 11:05
Сообщение #5


Знающий
****

Группа: Свой
Сообщений: 989
Регистрация: 20-10-09
Из: Химки
Пользователь №: 53 082



Цитата(Poluektovich @ Dec 29 2016, 13:26) *
1. В Sync_seg должен быть фронт, неважно какой.
2. Битовый интервал состоит из 4-х сегметов для всех бит.
3. Без учета стаффинга.

Функциональная модель:
http://syswip.com/can-verification-ip

Спасибо, буду разбираться дальше.
Go to the top of the page
 
+Quote Post
novikovfb
сообщение Dec 29 2016, 12:04
Сообщение #6


Местный
***

Группа: Участник
Сообщений: 303
Регистрация: 29-09-11
Пользователь №: 67 450



Цитата(bogaev_roman @ Dec 29 2016, 12:01) *
Добрый день, Уважаемые форумчане!
Нужно в сжатые сроки реализовать CAN-контроллер 2.0. Кроме стандарта и кратких описаний не смог найти примеров (даже банальную полную временную диаграмму хотя бы одного переданного пакета). Изначально ожидал увидеть готовую корку от альтера, но на официальном сайте нашел только отсылку к партнерам. В opencores что-то есть, но там требуется регистрация и нет уверенности, что она рабочая. Может у кто-нибудь поделится урезанной версией или функциональной моделью? Спасибо.
На самом деле даже на простейшие вопросы пока не смог найти ответ:
1. Есть битовый интервал, состоящий из 4 сегментов, первый из них - сегмент синхронизации, в это диапазоне должен быть фронт или срез?
2. Описанный выше битовый интервал справедлив только для первого бита в посылке?
3. CRC15 рассчитывается с учетом битстаффинга или без?

Посмотрите еще 2 реализации на opencores:
http://opencores.org/project,a_vhdl_can_controller
http://opencores.org/project,can
Go to the top of the page
 
+Quote Post
syoma
сообщение Dec 29 2016, 13:10
Сообщение #7


Профессионал
*****

Группа: Свой
Сообщений: 1 498
Регистрация: 14-02-07
Из: наших, которые работают за бугром
Пользователь №: 25 368



Цитата(novikovfb @ Dec 29 2016, 15:04) *
Посмотрите еще 2 реализации на opencores:
http://opencores.org/project,a_vhdl_can_controller
http://opencores.org/project,can


Несколько лет назад они были не рабочими. За корки от Xilinx хотят очень много. Мы использовали IP Core от поляков - http://www.dcd.pl/ipcore/131/dcan-fd/
Там цены были приемлемые и сама корка вполне рабочая.
Go to the top of the page
 
+Quote Post
yes
сообщение Dec 29 2016, 22:08
Сообщение #8


Профессионал
*****

Группа: Свой
Сообщений: 1 920
Регистрация: 23-12-04
Пользователь №: 1 640



у Гейслера (Gaisler, GRLIB) есть рабочая переделка CAN с opencores (надеюсь это поможет найти там рабочую версию)
имплементация/клон SJA1000. вставляли ее в АЗИКи - работало, даже проходило какие-то тесты.

собственно гейслеровская переделка заключалась в рассковыривании оригинального кода и выносе памятей на верхний уровень (чтобы реализовать его подход к target либе) + оболочка на VHDL
сам SJA1000 по нынешнем временам не очень хорош в интерфейсе и фичах, но бесплатно и все-таки индастри-стандард

Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 21st July 2017 - 06:54
Рейтинг@Mail.ru


Страница сгенерированна за 0.01392 секунд с 7
ELECTRONIX ©2004-2016