Господа, помогите!!! Не понимаю, что происходит:
у меня огромный проект в ЕДК (8.1), на плате ML402 (Xilinx), занято около 70 процентов Lut-ов. Связь пикоров с процессором по FSL. Все работало прекрасно, но иногда проект грузится правильно, иногда - нет. Каждый из пикоров в отдельности работает правильно. Соединяю вместе - глючит. Добился устойчивой работы, изменил проводок в одном из блоков, к регистрам отношения не имеющем, и все опять сломалось. Такое ощущение, что при определенном объеме дизайна начинает глючить FSL. Возможно ли такое? И если да, то как с этим бороться?