Абырвалг

Я не оподал? Не прошло и полгода. Цитата из даташита про XMP/MC: Microprocessor/Microcomputer Mode Select. Switches between microprocessor and microcomputer mode. When high, Zone 7 is enabled on the external interface. When low, Zone 7 is disabled from the external interface and on-chip boot ROM may be accessed instead. И не должно работать. Надо XMP/MC=0.

В одном из режимов синхронный детектор таки применяется. DSP с этой задачей сейчас справляется.

Это понятно. Диапазон частот широк, частоты квантования будут разные. Где уж сколько получится. Наш аналоговый эксперт выразил сомнение, что получится не хуже. :) Возможно он и не прав. Если делать на ключах, гармоники гетеродина всё не загадят? У конкурентов, у которых гетеродин внешний, схема до АЦП уж больно монструозная. Нет, магнитное поле.

Спасибо! Надо чем меньше, тем лучше, ибо аккумуляторное питание. Т.е. всякие излишества изрядно жрут, даже если их не использовать?

Наконец получилось вернуться к вопросу. Взял нынешний прибор, частота семплирования примерно 100 кГц, 24 бита. Отбросил младшие 14 бит, т.е. осталось 10 бит. Фильтр тот-же, с полосой пропускания 6 Гц. По формуле шумы квантования должны уменьшится на 10*log(100k/2/6) = 39 дБ. Подавал на вход сигнал в полосе, смотрел что на выходе. До -60 дБ линейность присутствует, дальше всё валится. Т.е. 10 бит работают, а как сигнал становится меньше младшего бита, на выход он почти не пролазит. Возможно, если подмешивать шум, удалось бы получить больше 60 дБ. Но заниматься этим заведомо ухудшая характеристики, чтобы отказаться от 24 битного АЦП - безумие. Тем более 6 Гц только в одном режиме, в других полоса шире на порядки. В целых числах. Сейчас два процессора: DSP и микроконтроллер. Хочется с добавлением FPGA от одного микроконтроллера отказаться, и один M3 тут не справится.

Я легко признаю, что несколько туповат. Но я всё равно не понимаю. Можете объяснить "особо одарённым"?

Я, если честно, не понял что Вы написали. Полезный сигнал может быть в диапазоне от 25 Гц до 200 кГц. Амплитудой от 0 дБ до -120 дБ. Как это сделать на 13-и битном АЦП я не понимаю. Причём низкие и высокие частоты иногда надо фильтровать одновременно. Сейчас, например, 50 Гц и 30 кГц вместе фильтруются.

Сильно нежелательно. Это наше конкурентное преимущество. Бывают сильные внеполосные помехи и там где конкуренты попроще "превращаются в тыкву", наш прибор продолжает работать. Опять-же это усложнение аналоговой части.

Слово "радио" в этот топик вы привнесли. Входные сигналы в диапазоне 120 дБ сколькими битами цифровать? Спасибо! Посмотрим. Да, тоже присматриваемся. Очень интересно смотрится. Только, вроде там похуже с софтом, отладками и сообществом?

Есть такой вариант. Но будет ли это проще/дешевле/менее жруче - ХЗ. Ещё надо генерить некий комплект сигналов для генератора, который в этом приемнике тоже присутствует. Сейчас это чудом удалось сделать на нескольких PWM-ах, которые в C2000 достаточно развитые. Как это сложится на другом процессоре не понятно, и даже пробовать не хочется. И ПЛИС-ина тут, думается, была бы кстати. Целочисленный. Просто понизить поток.

У приёмника предполагаются несколько функций. На самом деле сейчас эти функции выполняют два разных прибора. Первое - просто полосовой фильтр. Сейчас это примерно 6 Гц по уровню -1 дБ, 46 Гц по уровню -120 дБ. БИХ, целочисленный, 12 порядка. На большие частоты и много каналов DSP не хватает. Хочется перенести гетеродином в ПЛИС на частоты пониже и дофильтровывать в DSP. Есть ещё задачи, но они на относительно низких частотах, от ПЛИС достаточно ФНЧ с дециматором. Есть ещё другие задачи, хитрые для ПЛИС. Частоты высокие, но каналов один или два, ДСП справляется.

Цинк имеем в виду. И когда будем понимать чего нам надо, возможно, на него и сядем. Но пока, думается, начать лучше с отдельной ПЛИСины. Вот! Спасибо. Как раз была такая мысль и в дальнейшем хотел спросить, как насчёт умножения одним умножителем.

Это да. Но надо же с чего-то начинать. С ПЛИС я последний раз имел дело 15 лет назад, это было достаточно поверхностно и никак не связано с цифровой обработкой сигналов. Так что можно сказать - ноль в этом деле. Хотелось бы с помощью сообщества примерно сориентироваться, в какую сторону двигаться и не ошибиться с требованиями на два порядка. Дороговастенько. В диджикее 109$. С текущими задачами TMS320C28342 за 14$ справляется. Понятно, спасибо, будем иметь в виду.

24 бита - принципиально. Последовательно. АЦП прикинули AK5578. Кроме описанного выше гетеродина в FPGA будет ещё всякое, но для начала надо прикинуть эту, основную функцию.

Есть некий цифровой приёмник, сейчас это АЦП + DSP. Всё работает, но аппетиты растут, хочется частоты повыше, каналов побольше. DSP не справляется. Городить гетеродин до АЦП слишком заморочено. После АЦП - только если в ПЛИС. Есть мысль сделать так. 1) АЦП 24 бита, 500 кГц, 8 каналов одновременно. 2) Далее FPGA, внутри которой на каждый канал гетеродин, фильтр, дециматор. 3) Микропроцессор для дальнейшей обработки на низкой частоте. Помогите прикинуть, какие FPGA для подобной задачи подойдут из не очень толстых. Какое ПО ставить, какой отладчик покупать?