реклама на сайте
подробности

 
 
115 страниц V  < 1 2 3 4 > »  Start new topic
> Языки проектирования на ПЛИС (FPGA)
    Название темы Ответов Автор Просмотров Последнее сообщение
No New Posts  
sine with cordic vhdl
Может кому понадобится
9 Boobrilla 698 3rd October 2017 - 13:39
Посл. сообщение: Flip-fl0p
No New Posts  
Как синтезировать task на Verilog
переместить функционал теста в железо?
1 _4afc_ 418 2nd October 2017 - 11:42
Посл. сообщение: yes
No New Posts  
15 R2R 642 30th September 2017 - 09:43
Посл. сообщение: R2R
No New Posts  
18 sqrt(2) 1 044 26th September 2017 - 12:39
Посл. сообщение: AVR
No New Posts  
2 sqrt(2) 377 25th September 2017 - 12:38
Посл. сообщение: sqrt(2)
No New Posts  
28 misyachniy 1 087 20th September 2017 - 23:11
Посл. сообщение: Kopart
No New Posts  
4 Грендайзер 476 19th September 2017 - 09:53
Посл. сообщение: Грендайзер
No New Posts  
Массив параметров qsys, tcl
как это сделать?
0 torik 376 18th September 2017 - 09:16
Посл. сообщение: torik
No New Posts  
5 go2winner 522 13th September 2017 - 14:32
Посл. сообщение: bogaev_roman
No New Posts  
19 Maverick 1 048 12th September 2017 - 17:36
Посл. сообщение: Flip-fl0p
No New Posts  
Topic has attachmentsSPI and FFT communication
Объединение двух проектов в один
4 Ensider 433 9th September 2017 - 10:59
Посл. сообщение: iosifk
No new  
29 Jenya7 1 212 8th September 2017 - 10:41
Посл. сообщение: Flip-fl0p
No New Posts
ПЗУ как дешифратор
Как лаконично описать модуль ROM?
6 Мур 491 8th September 2017 - 08:10
Посл. сообщение: Мур
No New Posts  
9 jorikdima 663 2nd September 2017 - 21:36
Посл. сообщение: jorikdima
No New Posts  
11 el.d 674 31st August 2017 - 11:14
Посл. сообщение: Tausinov
No New Posts  
Topic has attachmentsInter channel skew
Модуль выравнивания данных в разных каналах данных.
10 Flip-fl0p 689 30th August 2017 - 06:47
Посл. сообщение: Flip-fl0p
No New Posts
0 Boobrilla 352 24th August 2017 - 07:09
Посл. сообщение: Boobrilla
No new
The Top Programming Languages 2017  * 123
VHDL популярнее Verilog
39 Мур 2 792 22nd August 2017 - 13:55
Посл. сообщение: Tue
No New Posts
12 Boobrilla 853 21st August 2017 - 06:30
Посл. сообщение: Boobrilla
No New Posts  
4 Acvarif 490 14th August 2017 - 11:25
Посл. сообщение: andrew_b
No New Posts
Attribute clock_signal от Xilinx  * 12
Чем заменить в Altera?
15 Мур 932 10th August 2017 - 10:58
Посл. сообщение: Мур
No new  
61 Maverick 8 610 2nd August 2017 - 23:08
Посл. сообщение: lexx
No New Posts  
4 Dremlin 819 27th July 2017 - 09:28
Посл. сообщение: KalashKS
No New Posts
Когда появляется знак, я использую бибиотеки...
"Жизнь диктует свои законы"..Подскажите выход
14 Мур 798 27th July 2017 - 05:10
Посл. сообщение: Flip-fl0p
No New Posts  
2 L47 524 25th July 2017 - 09:07
Посл. сообщение: L47
115 страниц V  < 1 2 3 4 > »  Start new topic
39 чел. просматривают этот форум (гостей: 39, скрытых пользователей: 0)
Пользователей: 0

New Posts  Открытая тема (есть новые ответы)
No New Posts  Открытая тема (нет новых ответов)
Hot topic  Горячая тема (есть новые ответы)
No new  Горячая тема (нет новых ответов) 
Poll  Опрос (есть новые голоса)
No new votes  Опрос (нет новых голосов)
Closed  Закрытая тема
Moved  Тема перемещена
 



Запомнить эти параметры


RSS Текстовая версия Сейчас: 15th December 2017 - 16:05
Рейтинг@Mail.ru


Страница сгенерированна за 0.01295 секунд с 7
ELECTRONIX ©2004-2016