new123 0 11 января, 2018 Опубликовано 11 января, 2018 (изменено) · Жалоба Думаю просто ошибка в шелкографии. Можно проверить: на пине 9, по идее, должен быть сигнал TDI, а 6 вроде не подключается. По крайней мере у бластера Альтеры так. да, скорее всего ошибка. Я посмотрел документацию подключения моей альтеры по jtag, там все линии через резисторы 10кОм (кроме первого контакта - 1кОм) подключаются. Я их вызвонил, +2 контакта GND + 1 контакт Vcc. 6,7,8 действительно не подключаются. Quartus говорит что не смог распознать цепочку данных. Universal Scan сказал нечто подобное. Ну хоть перестали говорить об ошибке JTAG. Перемерил еще раз сопротивления, на первой ноге плавает, начал перепаивать, вообще дорожка отошла. Отнесу мастеру, чтобы сделали правильно. Изменено 11 января, 2018 пользователем new123 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Unfog 0 11 января, 2018 Опубликовано 11 января, 2018 · Жалоба Я посмотрел документацию подключения моей альтеры по jtag, там все линии через резисторы 10кОм (кроме первого контакта - 1кОм) подключаются. Не совсем понятно, что значит "через". Для 3 циклона: Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Shivers 0 12 января, 2018 Опубликовано 12 января, 2018 · Жалоба Если с житагом освоитесь, рекомендую в режиме EXTEST эмулировать на пинах вейвформы разной частоты и скважности в циклическом режиме (чтобы на каждом пине уникальная ввейвформа была), а потом смотреть осциллографом на плате, сдирая шелкографию на переходных отверстиях. Лет 15 назад я именно так непропаи в BGA искал. Тесты писал на JAM, jamplayer использовал консольный, из пакета квартуса под виндос. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Unfog 0 12 января, 2018 Опубликовано 12 января, 2018 · Жалоба Если с житагом освоитесь, рекомендую в режиме EXTEST эмулировать на пинах вейвформы разной частоты и скважности в циклическом режиме (чтобы на каждом пине уникальная ввейвформа была), а потом смотреть осциллографом на плате, сдирая шелкографию на переходных отверстиях. Лет 15 назад я именно так непропаи в BGA искал. Тесты писал на JAM, jamplayer использовал консольный, из пакета квартуса под виндос. То есть если у меня 1000 IO с альтеры выходит, нужно каждый на осциллографе посмотреть? Да еще с уникальным сигналом. Думаю тема о другом. Для вашего предложения JTAG не нужен. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
new123 0 12 января, 2018 Опубликовано 12 января, 2018 (изменено) · Жалоба Не совсем понятно, что значит "через". Для 3 циклона: я имел ввиду, что контакт подключен на питание через сопротивление. Вон у вас на схеме так же, 5 и 9 контакт можно прозвонить на питание. Будет сопротивление показывать от 1 до 10 (в сноске написано). У меня есть еще отладочная плата Cyclone IV, там тоже 10кОм, как и на той, с которой сейчас вожусь. Первую ногу можно прозвонить на землю, показывает 1кОм, как раз вчера я ее и испортил. Как оказывается, еще и резистор видать перегрел толстым жалом. Отнес мастерам сделать как надо. Если с житагом освоитесь дай Бог, причина в плохой пайке контакта =), очень надеюсь после этого поднять JTAG То есть если у меня 1000 IO с альтеры выходит, нужно каждый на осциллографе посмотреть? я вчера так и начал. =). Начал подавать ноги альтеры на пользовательские контакты на плате, чтобы что нибудь найти =) Хорошо что через AS зашиться можно Изменено 12 января, 2018 пользователем new123 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
new123 0 13 января, 2018 Опубликовано 13 января, 2018 (изменено) · Жалоба JTAG-сканирование... Можно взять какой-нибудь UniversalScan и там можно сразу увидеть, что приходит на вывод. И можно подать сигнал на вывод... Буду признателен, если вдруг подскажите. В Universal Scan, нажимаю Scan, выскакивает сообщение Если поковырять bsd файл, то все единицы означают bypass режим. Прав ли я, что чип в какой то режим вошел и не реагирует на jtag? Изменено 13 января, 2018 пользователем new123 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
dvladim 0 13 января, 2018 Опубликовано 13 января, 2018 · Жалоба Чип не отвечает. Проверяйте питание (если не всё питание подано, то схема может быть в сбросе), прозванивайте джитаговские пины. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
kex 0 14 января, 2018 Опубликовано 14 января, 2018 · Жалоба О, коллега! :) Занимаюсь сейчас той же самой фигней, только с Nallatech-овской картой. Правда, JTAG поднялся, спасибо однофорумчанам. Видел Gidel-евскую карту с 5-м стратиксом, но уже после того, как свою заказал, тоже по хорошей цене продавались. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
new123 0 15 января, 2018 Опубликовано 15 января, 2018 (изменено) · Жалоба О, коллега! :) Правда, JTAG поднялся, спасибо однофорумчанам. а ссылку не дадите? у меня пока мнение такое. У меня большая уверенность, что моя альтера стояла в цепи в multi device. JTAG для этого дела нужно делать чуть по другому. Теперь мне нужно согласно документации вернуть его схему single device параллельно общаюсь с производителем, может удастся выпросить pin information, либо dsp файл для openCL Изменено 15 января, 2018 пользователем new123 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
kex 0 15 января, 2018 Опубликовано 15 января, 2018 · Жалоба а ссылку не дадите? у меня пока мнение такое. У меня большая уверенность, что моя альтера стояла в цепи в multi device. JTAG для этого дела нужно делать чуть по другому. Теперь мне нужно согласно документации вернуть его схему single device параллельно общаюсь с производителем, может удастся выпросить pin information, либо dsp файл для openCL Тема вот: https://electronix.ru/forum/index.php?showtopic=145200, но у меня немного другая история, нужно было просто нащупать распиновку JTAG-a. Если поднимите JTAG, мне очень помогла софтина TopJTAG Probe, рисует в онлайне графики по входам/выходам всех пинов на чипах в цепочке. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
new123 0 15 января, 2018 Опубликовано 15 января, 2018 · Жалоба Тема вот: https://electronix.ru/forum/index.php?showtopic=145200, но у меня немного другая история, нужно было просто нащупать распиновку JTAG-a. да, спасибо, уже нашел по вашему профилю. Заострил иголки, сейчас перезваниваю контакты на чипе от jtag. Если поднимите JTAG, мне очень помогла софтина TopJTAG Probe, рисует в онлайне графики по входам/выходам всех пинов на чипах в цепочке. universal scan вроде тоже умеет делать. Иосиф порекомендовал. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
new123 0 15 января, 2018 Опубликовано 15 января, 2018 (изменено) · Жалоба форумчане, подскажите, а возможно каким то образом на уровне прошивки перенастроить ноги у чипа? например хозяин до меня поменял каким то образом местами TDI и TDO JTAG Изменено 15 января, 2018 пользователем new123 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Raven 8 18 января, 2018 Опубликовано 18 января, 2018 · Жалоба например хозяин до меня поменял каким то образом местами TDI и TDO JTAG Нет, это невозможно. Более того, JTAG пины, как правило, выделены только под свою функцию. Лучше расскажите, какой софт опробовали и каковы результаты энумерации вашей JTAG-цепочки. А то ведь могут разные варианты: JTAG-разъем другой МС (не FPGA, а PLD, например), или вам пока не удалось добиться его работоспособности, и т.п. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
new123 0 18 января, 2018 Опубликовано 18 января, 2018 · Жалоба Нет, это невозможно. Более того, JTAG пины, как правило, выделены только под свою функцию. Лучше расскажите, какой софт опробовали и каковы результаты энумерации вашей JTAG-цепочки. А то ведь могут разные варианты: JTAG-разъем другой МС (не FPGA, а PLD, например), или вам пока не удалось добиться его работоспособности, и т.п. пока не удалось. Я тут купил себе лупу на голову. Начал все подробно прозванивать и просматривать, горе мастера мои плохо сделали резисторы в цепи (я пробовал менять сам резак и перегрел его, отдал мастерам). Жду субботы, чтобы съездить к другим. Пока мои потуги на этом и закончились. Но то что у меня 9 нога разъема (TDI) заведена на но ногу чипа, который по пин планнеру квартуса, и bsdl файла альтеры называется TDO - это точно. Я на паял на щупы вольтметра иголки и всю схему прозвонил. Чтобы удостовериться, что делаю все верно, взял плату с али експресса с Циклоном 4, там я схему всю быстро прозвонил, она как по учебнику. Вообщем бьюсь дальше cо своей бу платой, следствием чего написал еще и эту тему https://electronix.ru/forum/index.php?showtopic=145373 Пришла шальная идея, что у меня там в плате сидит NiosII. Пытаюсь проверить теорию. Тогда бы хоть понятно было, чего jtag не отвечал Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Raven 8 18 января, 2018 Опубликовано 18 января, 2018 · Жалоба Пришла шальная идея, что у меня там в плате сидит NiosII. Пытаюсь проверить теорию. Тогда бы хоть понятно было, чего jtag не отвечал Наличие или отсутствие NIOS'а, равно как и любой другой загруженной конфигурации в FPGA, никак не может влиять на работу JTAG (отладка NIOS в Eclipse, кстати, как раз через JTAG и ведется). Просто что-то другое у вас не так на JTAG-интерфейсе. Начинать надо с проверки контактов и соединений. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться