реклама на сайте
подробности

 
 
2 страниц V  < 1 2  
Reply to this topicStart new topic
> Можно ли считать из FPGA конфигурацию в процессе работы устройства
Flood
сообщение May 30 2018, 20:46
Сообщение #16


Знающий
****

Группа: Свой
Сообщений: 692
Регистрация: 8-06-06
Пользователь №: 17 871



Цитата(syoma @ May 30 2018, 12:44) *
Можете привести ссылки, почему так считается? То есть я так понимаю, что при применении SEM мы улучшаем MTBF за счет того, что появляющиеся ошибки в конфигурации сами собой корректируются? А на сколько часто они могут вообще возникать, если не брать во внимание радиацию?

Ссылок на нормативы у меня нет, но можно посмотреть на документацию к телекомовским (google: cisco seu) или датацентровским железкам (Fusion-io KB777). Судя по их информации - такие ошибки крайне редки, но все-таки случаются.
Тут еще важно, что SEM-контроль производителя ПЛИС отвечает только за статическую часть конфигурации. Контроль четности в пользовательских регистрах, RAMах и прочем - головная боль авторов прошивки. Fusion-io, например, при детектировании даже исправленного SEU советуют перезагружать сервер по питанию при первой возможности - просто кабы чего не вышло. Также по их же информации, SEU-контроллер позволяет ловить возможную неисправность железа, когда конфигурация ПЛИС начинает сыпаться по каким-то не самым космическим причинам.
Go to the top of the page
 
+Quote Post
RobFPGA
сообщение May 31 2018, 05:34
Сообщение #17


Профессионал
*****

Группа: Свой
Сообщений: 1 182
Регистрация: 23-12-04
Пользователь №: 1 643



Приветствую!
Цитата(likeasm @ May 30 2018, 22:03) *
Защита от злоумышленника, который захочет путем подмены прошивки провести свои манипуляции с вашей системой.

Для этого есть криптование битстрима и расшифровка оного при загрузке по ключу внутри FPGA.

Удачи! Rob.
Go to the top of the page
 
+Quote Post
files
сообщение Jul 5 2018, 20:34
Сообщение #18


Участник
*

Группа: Участник
Сообщений: 21
Регистрация: 30-04-08
Пользователь №: 37 189



Всем добрый день.

Возвращаясь к первоначальному вопросу темы.
Меня интересует, как устроена конфигурационная память FPGA. Толком никаких подробностей найти не получается (по крайней мере, в документации Altera).

Простой вопрос. Вот, например, 4-входовой LUT конфигурируется 16-разрядным двоичным словом на выполнение конкретной функции.
Где хранится это слово? Реально в структуре FPGA существует 16-разрядный регистр, хранящий эти 16 разрядов и закрепленный за конкретным LUT-ом? Этот регистр, это часть конфигурационной памяти? Или этот регистр отделен от конфиг. памяти, и значения копируются в него в процессе конфигурирования из конфиг. памяти?

Спасибо за ответы?

Сообщение отредактировал files - Jul 5 2018, 20:41
Go to the top of the page
 
+Quote Post
x736C
сообщение Jul 5 2018, 21:00
Сообщение #19


Профессионал
*****

Группа: Участник
Сообщений: 1 268
Регистрация: 3-03-06
Пользователь №: 14 942



Насколько разобрался, есть SRAM ячейка, от которой сигнал идет к проходному транзистору (pass transistor), который работает ключом.
Как устроена SRAM ячейка — информации достаточно много вплоть до транзисторного уровня.
Поищите по запросу: fpga interconnect transistor level
Go to the top of the page
 
+Quote Post
XVR
сообщение Jul 6 2018, 07:26
Сообщение #20


Гуру
******

Группа: Свой
Сообщений: 3 121
Регистрация: 7-04-07
Из: Химки
Пользователь №: 26 847



Цитата(files @ Jul 5 2018, 23:34) *
Простой вопрос. Вот, например, 4-входовой LUT конфигурируется 16-разрядным двоичным словом на выполнение конкретной функции.
Где хранится это слово? Реально в структуре FPGA существует 16-разрядный регистр, хранящий эти 16 разрядов и закрепленный за конкретным LUT-ом?

Да
Цитата
Этот регистр, это часть конфигурационной памяти?
Да
Цитата
Или этот регистр отделен от конфиг. памяти, и значения копируются в него в процессе конфигурирования из конфиг. памяти?
Нет
Go to the top of the page
 
+Quote Post
files
сообщение Jul 13 2018, 18:14
Сообщение #21


Участник
*

Группа: Участник
Сообщений: 21
Регистрация: 30-04-08
Пользователь №: 37 189



Спасибо за ответы.
Хорошо, регистр, настраивающий LUT, является частью конфигурационной памяти.
А как, собственно, организована конфигурационная память? По адресному принципу или она представляет собой сдвиговый регистр?
Go to the top of the page
 
+Quote Post
XVR
сообщение Jul 16 2018, 13:33
Сообщение #22


Гуру
******

Группа: Свой
Сообщений: 3 121
Регистрация: 7-04-07
Из: Химки
Пользователь №: 26 847



Цитата(files @ Jul 13 2018, 21:14) *
А как, собственно, организована конфигурационная память? По адресному принципу
По адресному. У Xilinx был аппнот с описанием процесса конфигурации.

Посмотрите сюда:
https://www.xilinx.com/support/documentatio...ack-capture.pdf
https://www.xilinx.com/support/documentatio...nfiguration.pdf (глава 9)
https://www.xilinx.com/support/documentatio...ries_Config.pdf (глава 5)

Go to the top of the page
 
+Quote Post

2 страниц V  < 1 2
Reply to this topicStart new topic
2 чел. читают эту тему (гостей: 2, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 20th August 2018 - 06:43
Рейтинг@Mail.ru


Страница сгенерированна за 0.01016 секунд с 7
ELECTRONIX ©2004-2016