Перейти к содержанию
    

СГТ

Участник
  • Постов

    8
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Посетители профиля

Блок последних пользователей отключён и не показывается другим пользователям.

  1. На тестовой плате DE2-115 Альтеры создал проект в котором применил IP функцию BCH. Если загружать проект файлом .SOF , то проект работает без ограничений по времени. В файле .PDF указаны параметры кодера, временная диаграмма из документации и результаты работы кодера. Вопрос - кто либо из тех, кто работал с IP функцией BCH подтверждает, что функция работает правильно до того как была куплена лицензия? Первое, с чем столкнулся - сигнал RESET = 0 ( как на временной диаграмме из документации ) не приводит к сбросу кодера в исходное состояние, а сигнал RESET = 1 ( рабочий сигнал на временной диаграмме из документации ) - сигнал сброса. Реально, кодер начинает формировать выходные сигналы после RESET = 1 => (сброс) => RESET = 0 => рабочий режим. Второе - при формировании на входе потока из двух байт (0х01 - первый 0х02 - второй) и сигналов сопровождения входного пакета, на выходе кодера формируется пакет 0х01,0х02,0x5B и сигналы сопровождения, соответствующие временной диаграмме из документации. В данном проекте все сигналы кодера перехватывались и сохранялись в памяти, а затем по каналу UART передавались на ЭВМ и сохралялись в файле. Начало записи соответствует окончанию сигнала сброса кодера. Третье - контрольный байт для входного пакета (0х01_0х02) для полинома 285 (десятичная запись) был вычислен "столбиком" и равен 0х76 Контрольнный байт (0х76) не равен контрольному байту IP функции BCH Альтеры (0x5B) - это результат того, что не была куплена лицензия?
  2. Причина отсутствия связи по оптике между ЭВМ и макетной платой Cyclone 10GX - в тактировании PHY и схемы МАС. Внешний тактовый сигнал 644,53125 МГц должен подаваться на PLL_5156,25 МГц, PLL_156,25 МГц (на схеме ошибочно указано 156,24) и на входы CDR Reference Clock. Схема тактирования представлена в документе Альтеры ug-20162_10G_Exampl_MAC.pdf СхемаТакт_PHY_TXRX.pdf
  3. 46. Reconciliation Sublayer (RS) and 10 Gigabit Media Independent Interface (XGMII) 46.3 XGMII functional specifications NOTE—No XGMII loopback is defined, but XGMII signals are specified such that transmit signals may be connected to receive signals to create a loopback path. To do this, TXD<0> is connected to RXD<0> ... TXD<31> to RXD<31>, TXC<0> to RXC<0> ... TXC<3> to RXC<3>, and TXCLK to RXCLK. Such a loopback does not test the Link Fault Signaling state machine, nor any of the error handling functions of the receive RS. Примечание—петля XGMII не определена, но сигналы XGMII заданы таким образом, что сигналы передачи могут быть соединены с сигналами приема для создания пути обратной связи. Для этого TXD<0> подключается к RXD<0> ... TXD<31>подключается к RXD<31>, XC<0>подключается к RXC<0> TXC<3>подключается к RXC<3> TXCLK подключается к RXCLK.
  4. Проект Cyclone 10GX для связи точка-точка (ЭВМ-плата) реализован на демонстрационной плате Intel Cyclone 10GX При соединении оптическим кабелем - одна плата передает пакеты. другая заворачивает их обратно - сравнение переданных и принятых пакетов - полное соответствие При подключении к ЭВМ платы которая заворачивает принятое - принимаем от сообщение - локальная ошибка, на адапторе оптики 10G индикации о соединении нет При подключении оптического кабеля к выходу и входу адаптора оптики 10G ЕСТЬ индикация о соединении В приложении результаты испытаний, Что не так ?? PHY_10G_BASE_R.pdf
  5. предлагаю пример реализации для Гигабайтного шлейфа (DE2-115) выполнен в файле pdf, MODEL_1.pdf ALTCLKCTRL_DVCLK.pdf
×
×
  • Создать...