реклама на сайте
подробности

 
 
2 страниц V  < 1 2  
Reply to this topicStart new topic
> Как считать прошивку FPGA&, стандартный USB-Blaster в не стандартном использовании
umarsohod
сообщение Jun 13 2017, 12:30
Сообщение #16


Участник
*

Группа: Участник
Сообщений: 25
Регистрация: 24-11-11
Пользователь №: 68 492



Цитата(Мур @ Jun 13 2017, 15:14) *
Конечно же нет! Я бы об этом сообщил...

Тогда с самого начала.
Что у вас за плата? насколько я понимаю, отдельного разъема для программирования флзшки (AS) у вас нет и вы пытаетесь прочесть через JTAG.
Для этого в чип должен быть загружен проект, в котором есть альтеровская мегафункция "SFL".
Такой проект есть в составе квартуса, но у него все неиспользуемые пины установлены в "0", если это вас не устраивает, сделайте его сами,
установив в настройках проэкта "все пины в тристейт."
Загружаете этот проект в чип, затем откройте файл расширением *.jic
убираете галочку в строке где "Facтору Default..." что-бы эта "фактори" пропала.
Ставие галочку на "examine" и жмете старт. И не забудьте убрать галочку с "Програм" а то затрете флэшку.

Если у вас нет *.jic то как его сделать - https://marsohod.org/11-blog/261-sfl

Сообщение отредактировал umarsohod - Jun 13 2017, 12:42
Go to the top of the page
 
+Quote Post
Мур
сообщение Jun 13 2017, 14:41
Сообщение #17


Знающий
****

Группа: Свой
Сообщений: 696
Регистрация: 7-06-06
Из: Харьков
Пользователь №: 17 847



Цитата(umarsohod @ Jun 13 2017, 15:30) *
Тогда с самого начала.
Что у вас за плата? насколько я понимаю, отдельного разъема для программирования флзшки (AS) у вас нет и вы пытаетесь прочесть через JTAG.
Для этого в чип должен быть загружен проект, в котором есть альтеровская мегафункция "SFL".
Такой проект есть в составе квартуса, но у него все неиспользуемые пины установлены в "0", если это вас не устраивает, сделайте его сами,
установив в настройках проэкта "все пины в тристейт."
Загружаете этот проект в чип, затем откройте файл расширением *.jic
убираете галочку в строке где "Facтору Default..." что-бы эта "фактори" пропала.
Ставие галочку на "examine" и жмете старт. И не забудьте убрать галочку с "Програм" а то затрете флэшку.

Если у вас нет *.jic то как его сделать - https://marsohod.org/11-blog/261-sfl

огромное спасибо.
Я опишу ситуацию, что вынуждает прибегнуть к таким вариациям..
Есть протоптанная дорожка, когда проект в тандеме с TMS320 в конце отладки заливается во флеш, чтобы сам процессор делал заливку. Вдруг наш успешный проект в SOF то ли при при конвертации в rbf стал портится, то ли на этапе самой заливки.
Заливка от проца не дает привычную работу FPGA. Чтобы сравнить заливки и требуется такой финт....
Go to the top of the page
 
+Quote Post
Мур
сообщение Jun 14 2017, 17:29
Сообщение #18


Знающий
****

Группа: Свой
Сообщений: 696
Регистрация: 7-06-06
Из: Харьков
Пользователь №: 17 847



Оказалось дело в среде Quartus II.
Обнаружилось это не сразу. Метод выкашивания дизайна до минимума ничего не дал. Даже простой регистр, работающий на зп\чт (scratch не работал).
Дизайн собранный с нуля, уже работал в этом режиме. Сравнение установок среды в этих двух случаях дал полную идентичность. Так что пришлось составлять новый дизайн по новой. Он уже работал и от rbf... Истинная причина осталась не разгадана
Стресанулись хорошо.. Шутка ли,- все на смарку?
Go to the top of the page
 
+Quote Post

2 страниц V  < 1 2
Reply to this topicStart new topic
2 чел. читают эту тему (гостей: 2, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 25th June 2017 - 12:15
Рейтинг@Mail.ru


Страница сгенерированна за 0.01382 секунд с 7
ELECTRONIX ©2004-2016