реклама на сайте
подробности

 
 
3 страниц V   1 2 3 >  
Reply to this topicStart new topic
> Как принять STM-1 на FPGA
gin
сообщение May 17 2017, 12:29
Сообщение #1


Частый гость
**

Группа: Участник
Сообщений: 165
Регистрация: 17-12-10
Пользователь №: 61 682



Коллеги, всем добрый день!

Появилась у меня задачка одна, нужно принять входной поток STM-1 (155,5 Мбит/с) на FPGA. В наличии есть плата с ПЛИС на основе StratixV. Но в описании на гигабитные трансиверы Стратикса написано, что они работают в диапазоне 600 Mbps to 12.5 Gbps. То есть на них подать я этот поток не смогу (вернее смогу, но не смогу выделить частоту STM-1).

И собственно вопрос, может кто сталкивался с какими-нить девайсами, или микросхемами, которые могут принять и десериализовать этот поток (выдать на выход уже шину данных + клок), который я затем смогу обработать на FPGA?
Go to the top of the page
 
+Quote Post
krux
сообщение May 17 2017, 13:15
Сообщение #2


Профессионал
*****

Группа: Свой
Сообщений: 1 565
Регистрация: 2-07-12
Из: дефолт-сити
Пользователь №: 72 596



ПЛИС своими трансиверами не способны обеспечить jitter tolerance по стандарту на STM,
Если хотите соответствовать стандарту, - придётся брать внешний специализированный трансивер, типа Exar XRT91L3x или другие подобные.
Go to the top of the page
 
+Quote Post
gin
сообщение May 17 2017, 13:22
Сообщение #3


Частый гость
**

Группа: Участник
Сообщений: 165
Регистрация: 17-12-10
Пользователь №: 61 682



Цитата(krux @ May 17 2017, 16:15) *
ПЛИС своими трансиверами не способны обеспечить jitter tolerance по стандарту на STM,
Если хотите соответствовать стандарту, - придётся брать внешний специализированный трансивер, типа Exar XRT91L3x или другие подобные.


А разве нельзя тактировать альтеровский трансивер от внешнего стабиьного генератора?
Go to the top of the page
 
+Quote Post
_4afc_
сообщение May 17 2017, 14:43
Сообщение #4


Профессионал
*****

Группа: Свой
Сообщений: 1 097
Регистрация: 13-10-05
Из: Санкт-Петербург
Пользователь №: 9 565



Цитата(gin @ May 17 2017, 16:29) *
Появилась у меня задачка одна, нужно принять входной поток STM-1 (155,5 Мбит/с) на FPGA. В наличии есть плата с ПЛИС на основе StratixV. Но в описании на гигабитные трансиверы Стратикса написано, что они работают в диапазоне 600 Mbps to 12.5 Gbps. То есть на них подать я этот поток не смогу (вернее смогу, но не смогу выделить частоту STM-1).


Xilinx же принимает 270bps на свои ресиверы pg071-v-smpte-sdi.pdf

Цитата
The 270 Mbps bit rate of SD-SDI is too slow for the transceivers in Xilinx FPGAs to receive directly. So, when using a Xilinx transceiver to receive SD-SDI, the transceiver is locked to its reference clock and oversamples the SD-SDI bit stream by a factor of 11X. The frequency of the clock from the Xilinx transceiver is related directly to the frequency of its reference clock and is nominally 148.5 MHz. A data recovery unit (DRU) is implemented in the fabric of the FPGA to recover the SD-SDI data from the oversampled data output by the transceiver. The 10-bit data stream from the DRU must be connected to the rx_sd_data_in port of the SMPTE SD/HD/3G-SDI core. The DRU also provides a data ready signal that is asserted when it has recovered each 10-bit data word. This data ready signal from the DRU must be connected to the rx_sd_data_strobe input of the SMPTE SD/HD/3G-SDI core. Normally, this data strobe is asserted at a 5/6/5/6 clock cadence resulting in a 27 MHz data rate. However, because the clock from the transceiver is not necessarily locked to the recovered data rate, this cadence may vary occasionally.

Go to the top of the page
 
+Quote Post
krux
сообщение May 17 2017, 18:17
Сообщение #5


Профессионал
*****

Группа: Свой
Сообщений: 1 565
Регистрация: 2-07-12
Из: дефолт-сити
Пользователь №: 72 596



Цитата(gin @ May 17 2017, 16:22) *
А разве нельзя тактировать альтеровский трансивер от внешнего стабиьного генератора?

желаю вам успеха при прохождении тестов при сертификации.
Go to the top of the page
 
+Quote Post
gin
сообщение May 18 2017, 07:23
Сообщение #6


Частый гость
**

Группа: Участник
Сообщений: 165
Регистрация: 17-12-10
Пользователь №: 61 682



Цитата(krux @ May 17 2017, 21:17) *
желаю вам успеха при прохождении тестов при сертификации.


Конечно спасибо за пожелание успехов, но не могли бы сказать, а в чем проблема то собственно?
Go to the top of the page
 
+Quote Post
spectr
сообщение May 18 2017, 08:13
Сообщение #7


Местный
***

Группа: Свой
Сообщений: 260
Регистрация: 10-12-04
Из: Earth
Пользователь №: 1 437



Обратите внимание на вот этот материал (презентация внутри), там как раз есть по теме STM-1. Вкратце - в режиме оверсемплинга вроде как можно. Взято с просторов AlteraWiki.
Прикрепленный файл  GXIV_SIBoard_1Ch_Multirate_Sonet_GbE_FC4_4_input_clocks.zip ( 6.22 мегабайт ) Кол-во скачиваний: 39
Go to the top of the page
 
+Quote Post
gin
сообщение May 19 2017, 08:12
Сообщение #8


Частый гость
**

Группа: Участник
Сообщений: 165
Регистрация: 17-12-10
Пользователь №: 61 682



Цитата(spectr @ May 18 2017, 11:13) *
Обратите внимание на вот этот материал (презентация внутри), там как раз есть по теме STM-1. Вкратце - в режиме оверсемплинга вроде как можно. Взято с просторов AlteraWiki.
Прикрепленный файл  GXIV_SIBoard_1Ch_Multirate_Sonet_GbE_FC4_4_input_clocks.zip ( 6.22 мегабайт ) Кол-во скачиваний: 39


Спасибо, буду изучать.

Вроде как думал, что STM-1 принять будет не сложно. Работал я и с STM-4 и STM-16 и не было там особых сложностей. А оказалось что с ходу и не понятно, как его принимать
Go to the top of the page
 
+Quote Post
Koluchiy
сообщение May 19 2017, 14:22
Сообщение #9


Знающий
****

Группа: Свой
Сообщений: 924
Регистрация: 12-04-09
Из: Москва
Пользователь №: 47 543



Режим оверсемплинга можно, но тест на устойчивость к джиттеру, действительно, не пройдет. Т.е. на столе это работать будет, не более.

Но лайфхак есть.
Go to the top of the page
 
+Quote Post
gin
сообщение May 19 2017, 15:18
Сообщение #10


Частый гость
**

Группа: Участник
Сообщений: 165
Регистрация: 17-12-10
Пользователь №: 61 682



Цитата(Koluchiy @ May 19 2017, 17:22) *
Режим оверсемплинга можно, но тест на устойчивость к джиттеру, действительно, не пройдет. Т.е. на столе это работать будет, не более.

Но лайфхак есть.


Да нам тестировать и не надо пока)
А можно поподробней про оверсемплинг?
Go to the top of the page
 
+Quote Post
kaktus
сообщение May 19 2017, 20:27
Сообщение #11


Участник
*

Группа: Участник
Сообщений: 51
Регистрация: 5-05-05
Из: Санкт-Петербург
Пользователь №: 4 756



Цитата(gin @ May 17 2017, 16:22) *
А разве нельзя тактировать альтеровский трансивер от внешнего стабиьного генератора?


На такой скорости мне кажется проще использовать обычные выводы ПЛИС. Вход организовать через CDR, выход прямо с ПЛИС. Тактировать выход той же тактовой взятой с CDR, но почищенной от джиттера с помощью внешней микросхемы.

В свое время делал коммутатор для СТМ, который миксует данные с нескольких потоков СТМ, он же и тактовую раздает. Там у меня данные, которые я отдаю, стробируются от ПЛИСовой PLL, на которую приходят 155МГц с какого-то EXARа. А саму тактовую 155, сопровождающую данные, пришлось отдавать через ПЛИС просто от входа к выходам (так была плата разведена), минуя плисовую PLL, т.к. она только добавляла джиттер. Сама по себе ПЛИС Virtex-5 тактовую не испортила. Вроде до СТМ-16 там все так и работает.
Go to the top of the page
 
+Quote Post
spectr
сообщение May 22 2017, 06:42
Сообщение #12


Местный
***

Группа: Свой
Сообщений: 260
Регистрация: 10-12-04
Из: Earth
Пользователь №: 1 437



Цитата(Koluchiy @ May 19 2017, 17:22) *
Режим оверсемплинга можно, но тест на устойчивость к джиттеру, действительно, не пройдет. Т.е. на столе это работать будет, не более.

Но лайфхак есть.


Так а что за лайфхак-то? Интересно же
Go to the top of the page
 
+Quote Post
gin
сообщение May 22 2017, 07:41
Сообщение #13


Частый гость
**

Группа: Участник
Сообщений: 165
Регистрация: 17-12-10
Пользователь №: 61 682



Цитата(kaktus @ May 19 2017, 23:27) *
На такой скорости мне кажется проще использовать обычные выводы ПЛИС. Вход организовать через CDR, выход прямо с ПЛИС. Тактировать выход той же тактовой взятой с CDR, но почищенной от джиттера с помощью внешней микросхемы.

В свое время делал коммутатор для СТМ, который миксует данные с нескольких потоков СТМ, он же и тактовую раздает. Там у меня данные, которые я отдаю, стробируются от ПЛИСовой PLL, на которую приходят 155МГц с какого-то EXARа. А саму тактовую 155, сопровождающую данные, пришлось отдавать через ПЛИС просто от входа к выходам (так была плата разведена), минуя плисовую PLL, т.к. она только добавляла джиттер. Сама по себе ПЛИС Virtex-5 тактовую не испортила. Вроде до СТМ-16 там все так и работает.


Большое спасибо! Правильно ли я понял, что в любом случае нужны дополнительные микросхемы для предварительной обработки входного потока? Фактически нужно разрабатывать отдельную плату - а это время, с которым как всегда сложности)
Неужели нет какого то готового устройства, которое может запихнуть STM-1 например в Гигабит Ethernet? Тогда бы можно было этот стм-1 передать на сервер и на нем его уже разбирать.
Go to the top of the page
 
+Quote Post
gin
сообщение May 26 2017, 08:27
Сообщение #14


Частый гость
**

Группа: Участник
Сообщений: 165
Регистрация: 17-12-10
Пользователь №: 61 682



Кстати, а если просто пропустить STM-1 с входа плис на выход, не используя триггеры (а просто насквозь). Ухудшит ли это джиттер? По-идее не должно, там ведь комбинационная схема получится
Go to the top of the page
 
+Quote Post
Golikov A.
сообщение May 26 2017, 09:34
Сообщение #15


Гуру
******

Группа: Свой
Сообщений: 4 222
Регистрация: 17-02-06
Пользователь №: 14 454



влияние температуры и питания добавиться, плюс шум элементов, так что какие то изменения будут, вопрос насколько сильные...
Go to the top of the page
 
+Quote Post

3 страниц V   1 2 3 >
Reply to this topicStart new topic
3 чел. читают эту тему (гостей: 3, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 18th October 2017 - 21:59
Рейтинг@Mail.ru


Страница сгенерированна за 0.01338 секунд с 7
ELECTRONIX ©2004-2016