Не меняются во время цикла опроса - набор блоков для опроса задается один раз а потом тысячи итерций цикла опроса в которых опрашивается этот набор блоков, при этом приходится проверять каждый раз опрашивать конкретный блок или нет.
smalcom, спасибо! Это как раз то что нужно.
Совсем нет, просто система сбора данных. Мне как-то не по душе алгоритм в котором постоянно проверяются условия, которые заведомо не меняются.
Думаю сделать через массив указателей на функции, но не знаю насколько это будет быстрее чем простой if.
А можно поподробнее как это реализовать?
Это совсем не то, проверка условия перед запуском опроса конкретного блока как была так и осталась, только добавились еще проверка условия цикла и вызов элемента массива.
ARM-контроллер опрашивает по циклу некоторый набор блоков, перед началом цикла опроса контроллер получат команду с номерами блоков которые необходимо опрашивать в цикле. Первое что пришло в голову это опросом конкретного блока проверять по if нужно ли опрашивать данный блок. Не нравиться то что в итерациях цикла придется всегда проверять if несмотря на то что во всех итерациях условие будет одинаковым. Возможно ли обойтись без этих проверок для каждого блока в каждой итерации цикла? Язык программирования Си.
В одном из проектов не подсвечиваются нарушения на плате, в других проектах все нарушения подсвечиваются. В настройках DXP-Preferences-PCB Editor-DRC Violations Display нужные галочки стоят. В чем может быть дело?
Вопрос по соединениям в редакторе схем.
В OrCAD`е если на схеме соединить два вывода то это соединение никуда точно не пропадет как элементы с этими выводами не передвигай, в Altium немного по другому - Ctrl не нажал и все соединения нет! Может есть какой режим что-бы по умолчанию соединения не рвались или может есть проверка на не соединенные выводы?
Попробовал сделать обычным слоем и в правилах для данного класса цепей установил только один внутренний слой. Думал что Altium разведет трассы только по этому слою а вывести их наружу к микросхемам не сможет, но трассировщик повел себя по другому. Сразу после начала трассировки он добавил переходные отверстия для всех питаний и короткие трассы на наружных слоях. Затем по пытался на внутреннем слое развести эти трассы но развел только две-три из них. Что ему помешало развести их не понятно. Поробывал вручную - никаких проблем.
В чем может быть дело?
У меня в проекте есть несколько цепей питания:
+2.5_Analog
+2.5_Digital
+5_ref
+5.2_Analog
-0.2_Analog
+3.3_Digital
Я хочу что-бы они распологались только на одном слое и соеденялись с микросхемами только переходными отверстиями и короткими проводниками.
Ручной сопсоб описан здесь: Как в Protel DXP изменить слои Internal planes
Возможно есть другие способы как это сделать автоматически при трассировке?
для опытных образцов приборов вполне нормально, отказов из-за печатных плат еще не было
я это им сказал что я против войн и они скидку сделали, без нее цена вообще 9000
