[jenya7 0]

Ничего ненагуглил. решил тут спросить.

бинарная запись

 sig <= "00000011";

шестнадцатиричная

 sig <= X"03";

а есть десятичная? типа

 sig <= D"3";

Изменено 25 сентября, 2018 пользователем Jenya7

[Flip-fl0p 4]

Ничего ненагуглил. решил тут спросить.

бинарная запись

 sig <= "00000011";

шестнадцатиричная

 sig <= X"03";

а есть десятичная? типа

 sig <= D"3";

Вроде можно так: 10#3#

[andrew_b 14]

В std_logic_vector напрямую записать целое число нельзя. Нужно использовать функции преобразования типов.

[Tpeck 0]

Ничего ненагуглил. решил тут спросить.

Для какого языка?

Если для VHDL, то функция conv_std_logic_vector().

[jenya7 0]

В std_logic_vector напрямую записать целое число нельзя. Нужно использовать функции преобразования типов.

 

это и удивительно. почему можно записать sig <= X"03"; но нельзя sig <= D"3";

 

[Flip-fl0p 4]

это и удивительно. почему можно записать sig <= X"03"; но нельзя sig <= D"3";

Потому-что никто кроме Вас не знает какая в итоге нужна разрядность для представления вашего числа. VHDL - строг. Вы сами должны контролировать разрядность чисел.

[jenya7 0]

Потому-что никто кроме Вас не знает какая в итоге нужна разрядность для представления вашего числа. VHDL - строг. Вы сами должны контролировать разрядность чисел.

поэтому если Вы запишите sig <= X"003"; строгий VHDL Вас поправит. то же самое может быть с любой записью. любой С компайлер контролирует типы данных.

Изменено 25 сентября, 2018 пользователем Jenya7

[Flip-fl0p 4]

поэтому если Вы запишите sig <= X"003"; строгий VHDL Вас поправит. то же самое может быть с любой записью. любой С компайлер контролирует типы данных.

Ну Вы сами и ответили :rolleyes:

В случае если:

signal sig : std_logic_vector(7 downto 0);

То действительно выражение sig <= X"003" выдаст ошибу, ибо вы "впихиваете невпихуемое"

Примерно то же и с sig <= 3. Ибо сколько разрядов у Вас - знаете только Вы.

Напишите вот так:

sig  <= std_logic_vector(to_unsigned(3,8));

Т.е явно укажите разрядность при конвертации типа стандартными библиотеками - то VHDL вас поймет.

[DuHast 0]

Последний стандарт VHDL понимает

A <= 5d"15";

[Flip-fl0p 4]

Последний стандарт VHDL понимает

A <= 5d"15";

Спасибо ! Не знал....

А последний вроде VHDL-2008 ?

[jenya7 0]

Ну Вы сами и ответили :rolleyes:

В случае если:

signal sig : std_logic_vector(7 downto 0);

То действительно выражение sig <= X"003" выдаст ошибу, ибо вы "впихиваете невпихуемое"

Примерно то же и с sig <= 3. Ибо сколько разрядов у Вас - знаете только Вы.

Напишите вот так:

sig  <= std_logic_vector(to_unsigned(3,8));

Т.е явно укажите разрядность при конвертации типа стандартными библиотеками - то VHDL вас поймет.

 

понял. спасибо. не буду заморачиваться. переведу на калькуляторе в hex.

[DuHast 0]

А последний вроде VHDL-2008 ?

Ну он уже поддерживает

 

 

...можно записать sig <= X"03"; ...

Только учтите, что X"03" это восьми битный вектор и если sig , например, пяти или девяти битный, то такое присвоение может не пройти или пройти не так, как вы хотели.

[jenya7 0]

Последний стандарт VHDL понимает

A <= 5d"15";

 

да. понимает. а что стоит перейти на 2008?

[Flip-fl0p 4]

понял. спасибо. не буду заморачиваться. переведу на калькуляторе в hex.

Вот заниматься переводом чисел в калькуляторе это и есть заморачиваться. А преобразовывать типы - это не заморочки. Причем зачем везде писать std_logic_vector ?

Его имеет смысл использовать только на входных\выходных интерфейсах, или на интерфейсах, сопрягаемых с IP корками.

[quato_a 3]

Ничего ненагуглил. решил тут спросить.

бинарная запись

 sig <= "00000011";

шестнадцатиричная

 sig <= X"03";

а есть десятичная? типа

 sig <= D"3";

 

sig <= std_logic_vector(to_unsigned(3, sig'LENGTH));