Перейти к содержанию
    

nikavano

Участник
  • Постов

    21
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о nikavano

  • Звание
    Участник
    Участник
  • День рождения 06.08.1973

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array
  1. Да. Smart-компиляция идея хорошая. Без изменений в проекте - работает мнгновенно . Я понял в чем у меня было дело :-). Переставил адрес ресета ниосовскому процессору с onchip_ram на epcs и ненадо никакой компиляции квартусом. достаточно откомпилить в ниосе и залить флаш программером. О минусах такого подхода: пока догадываюсь , что жрется ресурс epcs при отладке.
  2. Подскажите пожалуйста. Как научить Ниос2 грузить программу, скомпиленную в IDE, из EPCS? В SOPC имеется связка проц<->onchip_ram<->epcs_controller... делал так: 1. в квартусе создал проект со схемой и сопц компонентом. 2. в сопц прикрутил проц, рам, епцс контроллер и gpio. сгенерил все. 3. в ниос наваял простенький тестик. отбилдил. 4. в квартусе добавил получившийся символ , приассигнил пины и откомпилил. 5. залил в кристалл по джитагу. Работает. Не выключая питания платы открыл ниосовский флешпрограммер и залил это добро в епцс. передернул питание. грузанулось из епцс. работает. ТЕПЕРЬ. Пытаюсь изменить сишный исходник. Билдюсь. Программером сливаю в епцс. сливается. передергиваю питание.И НОЛЬ РЕАКЦИИ НА ИЗМЕНЕНИЯ В ИСХОДНИКЕ. Где собака зарыта? Откуда софт для проца грузится? из EPCS boot или он жестко зашит в sof файле, который мне сгенерил квартус?
  3. А не подскажите-ли номер фичи (FEATURE хххх_yyyy) для ddr из ихнего ip-пака. а то квартус ругается , что таймлимит.
  4. Сорри если оффтоп. раз уж зашла речь о USB_IO драйвере. не подкинет ли кто таблетку к онному драйверу версии 2.20 или 2.0. Замучал он меня своими пребованиями поребутиться. Заранее Спасибо. [email protected]
  5. Попробуйте назначить каждому готовому блоку : Progect Navigator > Set As Design Partition. И включить полную инкрементальную компиляцию. У меня были похожие проблемы когда после добавления нового блока улетали тайминги всей схемы.
  6. В моем случае таки помогло оживить проект под на Q5 : переключение Optimization Technique на Speed , Fitter Settings > Optimise hold Timings : All Paths. после этого проект задышал. :-)
  7. Если доступен SignalTap - промоделируйте в железе.
  8. Чего-то они намудрили в Q5.1 . Проект делавшийся ранее в Q4.2 после перекомпиляции в 5.1 правильно не заработал :-(
  9. я тоже не заметил особого прироста скорости компиляции., хотя все-таки небольшая выгода есть. фиттер не трогает неизмененные блоки, что сохраняет тайминги онных.
  10. еще стоит обратить внимание на Global OE. (отключить его ,если оно не надо)
  11. to stas633. могу намылить генератор от EFA
  12. Та читает врооде правильно. части проэкта работают, а части нет.
  13. А нужна - ли ширина шины адреса - 16 бит. Это-же адресное пространство 65К. куда в 7128 столько. Может можно обойтись меньшей разрядностью адреса?
  14. Поясню на примере: есть два блока (символы) в проекте верхнего уровня. символы имеют шины типа бидир шириной 8бит. проект имеет пины типа бидир. так вот при попытке подсоединить более одного блока к пинам Quartus орет Error: Net "ххх", which fans out to "part1:inst4" is connecting a Partition with logic other than a single Bidirectional pin P.S. без использования режима инкрементальной компиляции все работает (в т.ч. и в железе)
×
×
  • Создать...