Перейти к содержанию
    

vova2211

Участник
  • Постов

    15
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о vova2211

  • Звание
    Участник
    Участник
  • День рождения 29.03.1976

Контакты

  • Сайт
    Array
  • ICQ
    Array

Посетители профиля

1 126 просмотров профиля
  1. В мире очень перспективна, спрос на профессию не уменьшится, компоненты станут намного сложнее и производительнее. При всех средствах разработки и автоматизации, над средним эйсиком в Самсунге, Интеле или Бродкоме сегодня трудятся десятки дизайнеров и верификаторов. Не говоря уже о разработчиках бекэнд , корпусов, скриптов и систем проверок на производственных линиях (Фабах) и тд. Это многие сотни инженеров на каждый подобный проект. Я работал в Самсунге, интеле и бродкоме, пишу из опыта.
  2. Уважаемые гуру, Какие файлы проекта VIVADO кроме собсно кода, вы лепите к системам управления версиями типа SVN , Clearcase, GIT и тд ? Вивадо, как известно, при компиляции генерит массу мусора, рапорты и тд, которые не требуют сохранения но занимают многие гигабайты места. Может кто поделится шаблоном TCL скрипта , создающего заново проект из полезных сохраненных файлов , или ссылочкой на универсальную инструкцию по теме ? Пасиб
  3. Здрасьте уважаеные, Есть проект гибкой + жесткой карты aka Semi Rigid pcb . В ней много диференциальных пар по которым бежит сигнал LVDS 600 bps на много много сантимертров. Структура слоев разная в районах гибких и не гибких. В основном карта гибкая, по большей части ее длины, поэтому интересует влияние на сигнал в гибком районе. Гибкий район является двухслойным, тоесть майкрострип. Жесткий же - многослойный, там этот слой становится стриплайном, вертикально несеметричным. 1. При экспорте борда из AD в Hyp, последний принимает жесткую структуру слоев ,распространяя ее на весь борд, будто двухслойного гибкого района не существует. Это такое ограничение Hyperlynx, он не раборает с многоструктурными бордами ? 2. Есть существенная разница в расчете диференциального сопротивления (DIff Impedance) на трассы с одинаковыми геометрическими и диэлектрическими данными, между HYP и калькуляторами вроде Saturn. Почему так, кто нибудь сталкивался ? 3. В AD в Layer Stack Manager есть кнопочка расчета сопротивления, но она ничего не считает, показывая только формулу. Зачем эта кнопочка тогда ? Задал этот вопрос в Менторе, они не хотят помогать мне, буржуи. Но там есть картинки, поэтому там описание ситуации понятнее. https://communities.mentor.com/message/64847 Пасиб Вова
  4. IO SELL в совеременных FPGA это достаточно сложный аппарат, с кучей транзисторов , резисторов и клампинг диодов. Они отличаются не только по стандартам , а также в каждом стандарте поддерживают разные модели входных статических/динамических терминаций (ODT и тд)и сил тока выхода. Для разной силы тока на выходе парралельно стоят несколько фетов на П и на Н, которые открываются одновременнно, с целью снизить выходное сопротивление. Легче всего изучить устройство IO SELL по Spice модели, которую можно запросить у производителя, подписав NDA (Неразглашайку). Если вас интереуют сами графики поведения ток/напражение/ время - открывайте IBIS модель, он читабельный . Ментор даже дает скачать IBIS Viewer нахаляву.
  5. Kontron круты, много с их COMEXPRESSами работаю. Попагаю проблема не у них, я их раньше тож во многом винил, все косяки оказались моими. Покупные готовые Х4 PCIE пашут в этом слоте с адаптором ? Я так понимаю в Контроне есть разьем XMC а оттуда вы ч адаптор выходите на обычный PCIE, верно ?
  6. Подключение должно быть прозрачным, 1. полагаю что 5В блок питания задерживает пробуждение PCIЕ устройства, что мешает BIOSу его рспознать при буте. PCIE ХОТ СВОП плохо работает в обычных материнках. 2. Пользуйте линукс и LSPCI или uefi shell. Так можно увидеть что видит BIOS не поднимая виндоус. 3. ВЫ сидите нa обычном PCIE слоте или PEG ? PEG как правило Х16 . В ПЕГ часто бывают проблемы с PEG_LANE_REVERS. 4. В БАЙОСЕ проверьте что слоты все на AUTO и не форсированны ма какойнить GEN3 / X16 only .
  7. Как недавно перешедший на Вивадо (успел поднять большой проект на кинтекс) , не вижу никакой необходимости в чтении материалов. Метод тыка гораздо эффективнее, если еще немного гуглить особые темы. Поледние его апдейты здорово стабилизировали инструмент, 2016,2 весьма неплох. Из того же опыта, большинство юзергйадов Xilinx например по визардам интерфесов смешивают ISE и Vivado, так что пихают вам примеры из одного, когда вам нужен другой.
  8. Простите засранца великодушно, я в 14 лет покинул родной Ленинград и учился инженерствовать уже на чужбине. Вся моя терминология - буржуйская.
  9. Теоретический вопрос. Если разломать бид, внутри будет медная катушка в феритовом корпусе на сердечнике. Тоесть это фактически индуктор. Почему в датащитах никогда не пушут его индуктивность, а пишут сопротивление(импеданс ) к частоте в герцах? Сатурационный ток тоже не пишут, хотя он должен быть . Имеется ввиду SMD FERRITE BEAD, не феритовый рукав на кабель. Пасиба !
  10. SMD 0603, 0402, 0201 нет маркировки ни на резисторах, ни на кондесаторах, ни на феррит бидах.
  11. У Vivado от Xilinx очень удобный симулятор, конечно не Specman или System Verilog но приятно удивил. Модельсим хорош именно своим стабильным TCL скрипт мотором, жаль его не использовать в вашем случае, идеален для автоматизации. Ну и вот как работать со сторонними для кода и даты : http://surf-vhdl.com/write-to-file-in-vhdl...textio-library/
  12. С др. Городецким (JTAG) знаком лично, пересекался, мир маленький. iosifk, к сожалению не имею возможности написать вам в личку, я новичок. Тут флудить не хочется. Отправил вам вопрос на почту [email protected]
  13. Пасиб, это интересно, я попробую, как запилю первую тему Как строка в резюме вряд-ли это будет мне полезно, я проживаю и работаю в Израиле, делаю борды более 15 лет. Рeзюме мое, как конструктора и так слишком длинное и пафосное :) Спасибо, буду иметь ввиду.
  14. Здрасьте, Погуглил и не нашел совсем видео уроков по практической разработке электроники по русски. Есть либо кулибинкие поделки на соплях, либо бесполезные теоретические PR презентации умников из академмии и сколково. Например как делается DDR3 интерфейс скажем к FPGA какому нибудь, схема и плата, со всеми мелочами, терминациями, питанием и топологиями и тд , Etherenet, PCIE и тд - есть куча инструкций по английски , а по русски нихрена. 1. С чего бы это ? 2. Если я имею тонну опыта в одобных разработках , стоит запилить такой инструктаж, будут смотреть ? Пасип
  15. Если кого интересует Израиль, я учился на инженера электронщика тут, работаю по профессии и проживаю давно (25 лет) , спрашивайте - отвечу.
×
×
  • Создать...