Перейти к содержанию
    

troiden

Свой
  • Постов

    110
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о troiden

  • Звание
    Частый гость
    Частый гость
  • День рождения 25.07.1986

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Посетители профиля

2 209 просмотров профиля
  1. Столкнулись с проблемой при инициализации генератора Si5332 через I2C. Почему-то при выполнении последовательности шагов согласно юзергайда все настройки сбрасываются при переводе генератора в активный режим работы. К сожалению, в наличии пока нет фирменного программатора чтобы достучаться через ClockBuilder. Не было ли у кого-то опыта работы с данной микросхемой? Может быть кто-то разбирал алгоритм записи настроек в NVM через I2C в обход софта производителя?
  2. С Lattice работаем, только с MachXO2. Чипы вполне себе нормальные, проблем не вызывают. Но вот софт - временами хочется плакать.
  3. Ну ошиблись с буковкой, с кем не бывает :) Качает 62,66 мегабайт.
  4. По роадмапу - сразу 2019.1, где-то в апреле-мае. И 2019.2 в сентябре-октябре. Переходят на два релиза в год. Выложили видео с кратким описанием изменений: https://www.youtube.com/watch?v=dpt9jQBSYgA
  5. Считать и сверять CRC. Никаких буферов там нет. У Xilinx данные на MAC должны приходить без разрывов. У Altera судя по даташиту на десятку (https://www.altera.com/en_US/pdfs/literature/ug/ug_32b_10g_ethernet_mac.pdf) тоже. Картинки Error Condition—Underflow.
  6. Кто уже посмотрел, поддержка QDR4 появилась?
  7. Нечто подобное делалось для пятого Virtex. После включения питания грузилась резервная прошивка, она запускала загрузку боевой. Если происходил сбой по CRC или таймауту Watchdog, то грузилась обратно резервная. Чтобы система не зашла в бесконечный цикл, в резервной прошивке читался Boot History Status Register (BOOTSTS) через ICAP. В приложенном файле модуль, отвечающий за логику перезагрузки ПЛИСа. Может чем поможет :) reprogram_block_fallback.v
  8. Ситуация, когда надо погасить весь кристалл, значительно реже ситуации, когда надо погасить отдельный модуль. Для отдельного модуля GSR не поможет.
  9. А вот Xilinx не сответует использовать везде глобальный асинхронный сброс. Мол не дает использовать дополнительный вывод у тех триггеров ячейки, в которые этот ресет не заводится, и увеличивает количество занимаемых ресурсов. Ну и у некоторых элементов вообще нет входа асинхронного сброса.
  10. Вроде бы оно абсолютно тоже, что и для остальных Vivado.
  11. В проблеме квадратного корня вполне себе помогает CORDIC. Фактически ценой одного умножителя получаем готовую амплитуду из двух проекций.
  12. Значит прямое соединение отметаем раз нет полной уверенности. 1000BASE-X это идея, не рассматривали раньше подобный вариант. Ага, просто не поддерживается.
  13. Черт его знает... Вот тут тема поднималась: http://e2e.ti.com/support/arm/sitara_arm/f/791/t/262120.aspx
×
×
  • Создать...