Ontoshe

Друзья, подскажите один момент: заказчик считает, что на печатной плате имеются слишком маленькие зазоры (от 0.3 до 0.5 мм) между элементами двух цепей, при этом ему нужно иметь сопротивление изоляции между этими цепями не менее 1 ГОм. Как его оценить? Ни разу с таким требованием не сталкивался, не понимаю как это сделать. Планируемые для использования в стеке марки стеклотекстолита имеют объёмное сопротивление от 3*10^8 до 3*10^10 МОм-см.

К сожалению этот отступ формируется только при генерации негативных плейнов, в позитивных плейн-слоях и в сигнальных отступ берётся одной единой величины из правила CES - General Clearances - Contour & Mounting Hole to Non-Plane Conductor. А меня интересует как раз отступ в позитивных слоях. UPD: Я понимаю, что можно вручную нарисовать Route Obstruct для всех слоёв вокруг этих отверстий, однако интересуюсь существует ли путь, позволяющий задавать эти параметры с помощью какого-нибудь правила и минимизировать возможные ошибки "ручного" способа.

Господа, а подскажите, пожалуйста, кто знает: в проекте используются несколько типов Mounting Hole с различными диаметрами. Каким образом можно (и можно ли) настроить разный отступ до меди от каждого типа MH? Допустим, для MH диаметром 70th нужно освобождение во всех слоях равное 120th и т.д.

Господа, есть ещё один насущный вопрос: можно ли каким-нибудь образом задать отступ от края переходного отверстия до плейна в случае если в этом слое это переходное не используется? Т.о. меня интересует отступ непосредственно от стенки отверстия до плейна.

Вопрос частично решился отключением DRC в редакторе Cell и назначением одного номера цепи Net-X одного из подсоединённых пинов для Conductive Shape и переходного отверстия. На всякий случай спрошу: нет ли какого-нибудь способа решения задачи приятнее и быстрее? А то в каждом Cell могут быть десятки таких элементов.

Всем добрый день. Подскажите, пожалуйста, как корректнее поступить в моём случае: Есть Cell, в котором к одной и той же цепи должны подключаться по два и более пинов, например P214 и P215, N214 и N215 на следующей картинке: Они выполнены как контактные площадки, соединённые с помощью Conductive Shape, между ними также стоит переходное отверстие, к которому и будет осуществляться подключение во внутренних слоях. В схеме пары пинов подсоединены к одной и той же цепи: Однако после упаковки всё равно остаются линии межсоединений, Conductive Shape и переходное отверстие сидят на Net0: Как соединить их между собой, т.е. определить для Conductive Shape и переходного отверстия ту же цепь, на которой сидят пары пинов?

Александр, большое спасибо за разъяснение! Недопонимание крылось как раз в иерархии, я наивно полагал что все блоки на одном листе будут отнесены к одному иерархическому уровню и получится их связать при помощи линков.

Господа, может кто подскажет где собака зарыта: Есть проект xDX Designer, на главном листе расположены листы схемы в виде блоков: Между этими листами много однотипных соединений и чтобы не замусоривать схему шинными соединениями и off-sheet connector'ами появилось желание сделать соединения с помощью линков (заранее нарисованных и добавленных в специальные компоненты). Например, линк 00_UTIL08 в одном из блоков: И во втором: Схема была упакована, при прямой аннотации компоненты передались в топологический редактор без ошибок, но выводы компонентов с линками никак не связываются между собой, на первом компоненте (из первого блока) цепь обзывается как и требуется 00_UTIL08, а на выводе второго компонента (во втором блоке) имя цепи 00_UTIL08_4. То же самое актуально и для любых других цепей, на которые повешены линки, на одном листе имя цепи совпадает со схемных, на компоненте из другого блока к имени цепи добавляется "_4" . Tools - Update Other Objects не помогает. Навигация по схеме Alt + ЛКМ исправно работает и скачет по линкам. Как это побороть и связать одной цепью компоненты из разных блоков используя линк?

Здравствуйте. Имеется проект сложной печатной платы, спроектированной в Altium Designer (цифровой сигнал частотой до 400МГц, прецизионные аналоговые цепи, крупные габариты, большое число компонентов с высокой плотностью размещения), который нужно всецело верифицировать в Hyperlynx или другой программе (как с т.з. целостности сигнала, так и системы питания), определить его слабые места и дать рекомендации по устранению потенциальных проблем. Ищется специалист, который может помочь с подобной задачей. Москва, Зеленоград [email protected] Антон

Благодарю за развёрнутые ответы. Собирается рабочий компьютер под проектирование и в Solidworks и в Altium Designer и хотелось узнать может у кого был опыт пользования Альтиумом именно под профессиональной видеокартой, потому как в планах поставить на компьютер Nvidia Quadro 2000.

Господа, кто-нибудь работал с тяжёлыми проектами Альтиума на компьютере с видеокартой профессиональных серий Nvidia Quadro или AMD FirePro? Есть ли ощутимая разница в производительности между конфигурацией с обычной "игровой" видеокартой и профессиональным решением?