[FPGA 0]

Возникла необходимость встроить в систему интерфейс ARINC-429. Проблема в том, что, т.к. требуется не менее 8 каналов обмена, специализированные микросхемы не устраивают по цене. В связи с этим разыскивается ядро на VHDL или Verilog. Поиск в инете выдал ядро от Actel, но стоит оно тоже недешево и опять же, кот в мешке. Кто-нибудь использовал готовое или создавал свое ядро для ARINC-429? Любая информация будет полезной, а об исходниках и говорить нечего. Может, кто подскажет, где найти актеловское ядро.

 

2 Модератор: если эта тема в данном форуме :bb-offtopic: , то переместите ее по своему усмотрению.

[anton 0]

У фирмы Holt есть микросхема два приемника один передатчик с примо передатчиками в самой микрухе окло 80дол.

Если брать нормальные приемники и передатчики в аринг то выдет таже сумма.

На не специализированной базе передатчик нормальный еше мижно реализовать а приемнок так себе.

 

А тему свою лучше брось в корень раздела интерфейсов.

[Roman 0]

из моего личного опыта, реализация араинга-протокола не заняла много ресурсов, большее время ушло на формирование электрических параметров аринга. если вы присмотретесь внимательно к диагараммам обмена, то обратите внимание на форму фронтов сигнала - она линейная(причем на осцилографе проверено), так вот основная задача была сформировать правильные фронта (прафильную форму) - пришлось еще кучу интеграторов лепить, а потом писать еще модуль управления ключами - типа 1 мкс вкл, потом 8 мкс ждать, потом 1 мкс вулюч другой, потом опять ждать .. и так далее (нащет времен мог ошибится давно было )

по этому я прдлагаю вам подумать над испоьзованием готовых микросхем

той же фирмы "HOLT INTEGRATED CIRCUITS"

[FPGA 0]

Спасибо за ответы. Все верно, но именно Holt и кусается, т.к. нужно минимум 8 приемников и поэтому 80х4=320 уссурийских енотов, да плюс в будущем необходимо расширение до 16 и дальше. Потому и искал альтернативу.

[Roman 0]

на какой скорости должен работать ваш аринг ?

если нада для частот до 100кГц могу поделится информацией(имеется ввиду схема фомирования єлектрического интерфейса)

[FPGA 0]

на какой скорости должен работать ваш аринг ?

если нада для частот до 100кГц могу поделится информацией(имеется ввиду схема фомирования єлектрического интерфейса)

<{POST_SNAPBACK}>

 

Скорости стандартные - 100 и 12,5 кГц. Если есть, чем поделиться, приму с благодарностью.

[Roman 0]

для приемника я использовал диверенциальній услитель, и 2 компратора настроенные на +8.5в и -8.5в сигналы которых через буферы заведены прямо плису схемы не осталось (это стандартное решение)

а вот с формированием сигнала передатчика пришлось поозится

скажите куда выложить, я выложу

может найду коды на VHDL

[FPGA 0]

для приемника я использовал диверенциальній услитель, и 2 компратора настроенные на +8.5в и -8.5в сигналы которых через буферы заведены прямо плису схемы не осталось (это стандартное решение)

а вот с формированием сигнала передатчика пришлось поозится

скажите куда выложить,  я выложу

может найду коды на VHDL

<{POST_SNAPBACK}>

 

Выкладывайте прямо сюда, если прицепить не получится, то пишите мне через личку.

[Roman 0]

Я извинябюсь, совсем небыло времени, вот выкроил немного

в архиве проект для ORCAD 9.2 в месте с симуляциями

посмотрите

к сожалению небыло времени все рассортировать, но идея, я думаю, понятна

all.rar

[FPGA 0]

Я извинябюсь, совсем небыло времени, вот выкроил немного

в архиве проект для ORCAD 9.2  в месте с симуляциями

посмотрите

к сожалению небыло времени все рассортировать, но идея, я думаю, понятна

<{POST_SNAPBACK}>

 

Roman, спасибо, но архив, похоже, битый. :( Перезалейте, пожалуйста.

[anton 0]

При полном минимализме делал приемник аринга на 2 резисторах 4 диодах 2 кондерах. декодировал на AVR.

От линии ответвитель 2ком на диодах ограничитель 0 +5в кандер на землю и на вход КМОП тригера шмитта.

Далее сумируеш импульсы а и в получаеш синхру по ней зашелкиваеш регист и запускаеш таймер если следуюшее событие пришло слижком рано то игнорируеш его если слишком позно делаеш сброс.

При хорошей земле на стенде можно и использовать.

 

Да сдраствует минимализм и советский пофигизм!

[Alex Zorg 0]

Есть передатчик и приемник на VHDL.

Занимался этим давно, наверняка, сейчас бы cделал все совсем иначе...

 

"голый" приемник и передатчик прикрепляю...

arinc_in.vhd.txt

arinc_out.vhd.txt