реклама на сайте
подробности

 
 
4 страниц V   1 2 3 > »   
Reply to this topicStart new topic
> зачем нужна ПЛИС при разработке СБИС, нафига когда есть CADENCE?
addi II
сообщение Jan 15 2017, 17:57
Сообщение #1


Местный
***

Группа: Участник
Сообщений: 227
Регистрация: 1-02-16
Пользователь №: 90 294



Здравствуйте!

Подскажите пожалуйста кто действительно знает зачем нужны ПЛИС в процессе разработки СБИС?
Как я понимаю это нужно тем у кого нет достаточного пакета CADENCE, - кабибра, вируоза, енкоунтер и кто проектирует низкочастотную "логику"
Вопрос, - нафига ?, технология ведь все равно разная и в части высокочастотных интерфейсов такая отладка ничего не даст
Go to the top of the page
 
+Quote Post
iosifk
сообщение Jan 15 2017, 19:09
Сообщение #2


Гуру
******

Группа: Модераторы
Сообщений: 3 711
Регистрация: 8-09-05
Из: спб
Пользователь №: 8 369



Цитата(addi II @ Jan 15 2017, 20:57) *
Здравствуйте!

Подскажите пожалуйста кто действительно знает зачем нужны ПЛИС в процессе разработки СБИС?
Как я понимаю это нужно тем у кого нет достаточного пакета CADENCE, - кабибра, вируоза, енкоунтер и кто проектирует низкочастотную "логику"
Вопрос, - нафига ?, технология ведь все равно разная и в части высокочастотных интерфейсов такая отладка ничего не даст

Я так думаю, что кроме технологических инструментов надо уметь живьем отлаживать то, что хотите спроектировать... И далеко не всегда знания о предмете в начале разработки позволяют работать с изделием...


--------------------
www.iosifk.narod.ru
Go to the top of the page
 
+Quote Post
x736C
сообщение Jan 15 2017, 19:20
Сообщение #3


Профессионал
*****

Группа: Участник
Сообщений: 1 182
Регистрация: 3-03-06
Пользователь №: 14 942



Цитата(addi II @ Jan 15 2017, 20:57) *
Вопрос, - нафига ?, технология ведь все равно разная и в части высокочастотных интерфейсов такая отладка ничего не даст

Добрый вечер!
Выскажу свои соображения. Верификация СБИС сегодняшних размеров нетривиальная задача, занимающая месяцы. ПЛИС — это своего рода ускоритель, используемый в процессе отладки дизайна.

Интересная статья по теме: Intel Nehalem Processor Core Made FPGA Synthesizable

В пункте 2.1 приводится обоснование целесообразности использования ПЛИС для моделирования ASIC.
Не смотря на то, что процессор работал на частоте 520 кГц, дизайн в итоге получается вполне высокочастотный.

Сообщение отредактировал x736C - Jan 15 2017, 19:21
Go to the top of the page
 
+Quote Post
Shivers
сообщение Jan 15 2017, 19:57
Сообщение #4


Знающий
****

Группа: Свой
Сообщений: 624
Регистрация: 11-02-08
Из: Msk
Пользователь №: 34 950



Прототипирование в ПЛИС нужно для того, чтобы тестировщики начали писать программные тесты еще до того, как с фабрики придет микросхема. Софт не в три дня пишется, его тоже надо отлаживать, поэтому подобное распараллеливание сильно ускоряет общий процесс запуска микросхемы в серию. Ну и конечно, ПЛИС это дополнительная верификация - не всегда можно все промоделировать и надежно покрыть тестами, случаются и двойные ошибки - в тесте и RTL.
Go to the top of the page
 
+Quote Post
yes
сообщение Jan 15 2017, 21:55
Сообщение #5


Гуру
******

Группа: Свой
Сообщений: 2 021
Регистрация: 23-12-04
Пользователь №: 1 640



а кто сказал, что нужна?
я проработал в одной группе, которая принципиально не использовала ПЛИС. с ними выпустили пару АЗИКов (успешно). и, насколько я знаю, они придерживаются той же методы и еще пару выпустили уже без меня.
то есть методология разработки АЗИКа совершенно не предполагает ПЛИС. но если нет уверенности в алгоритмах и способности проверить на модели, то гораздо дешевле их проверить на ПЛИС, чем потратить на АЗИК.

> заплатили миллиард в общей сложности за проект
ну осетра то можно и урезать sm.gif или речь про российскую госкомпанию во времена нефти по двести?
Go to the top of the page
 
+Quote Post
addi II
сообщение Jan 16 2017, 04:53
Сообщение #6


Местный
***

Группа: Участник
Сообщений: 227
Регистрация: 1-02-16
Пользователь №: 90 294



Спасибо за ответы, я согласен что ПЛИС ускоряет процесс отладки тесбенчей но, если речь идет о производительном прототипировании, посмотрите сколько стоят такие плис, например кинтекс ультраскейл 1,3 млн
По поводу неуверенности в модели, как я понимаю код будет один и тот же разница только в библиотеках , - наапрашивается вопрос нафига изза неуверенности разработчика идет работы которая для АСИК в итоге ничего не даст, например есть интерфейс 6Ггц, я на прис отладиваю его, а далее на другой технологии получаю асик и там все подругому?, - фронты, задержки итд
Получается аргументы только в пользу ускорения отладки тестбенча
Go to the top of the page
 
+Quote Post
Shivers
сообщение Jan 16 2017, 06:19
Сообщение #7


Знающий
****

Группа: Свой
Сообщений: 624
Регистрация: 11-02-08
Из: Msk
Пользователь №: 34 950



Иногда ПЛИС-макет, это еще и отдельный этап отчетности перед заказчиком. Прежде чем заплатить десятки-сотни килобаксов за запуск в производство, заказчик хочет убедиться, что разработка логической модели завершена, т.е. его не разводят. Как убеждать заказчика - показывать листинги кода и вейвформы? Куда нагляднее - демонстрация макета, работающего в железе, с работющим софтом. Конечно, это лишняя работа, но зачастую макетирование в ПЛИС - жесткое требование заказчика, прописанное в ТЗ.
Go to the top of the page
 
+Quote Post
bogaev_roman
сообщение Jan 16 2017, 08:02
Сообщение #8


Профессионал
*****

Группа: Свой
Сообщений: 1 035
Регистрация: 20-10-09
Из: Химки
Пользователь №: 53 082



Цитата(addi II @ Jan 16 2017, 07:53) *
Получается аргументы только в пользу ускорения отладки тестбенча

Я принимал участие в разработке прототипа процессора на FPGA - самый урезанный линукс грузился на моделировании неделю, а на прототипе 30 минут. Вот можно поделить и получить коэффициент эффективности. Находились ошибки (причем критические) при работе прототипа с направленными тестами без сбоев в течении нескольких дней, чтобы отловить их на моделировании потребовалось бы ну очень долго ждать. Ну и на выходе был бы рабочий асик итерации с 3-4, на прототипе со 1-2. Соответственно логичесик да, ускоряется отладка, но по факту и глобальнее ускоряются общие сроки выхода конечного продукта и экономятся денюжки (одна дополнительная итерация отбивает расходы на плис, хотя тут конечно еще все зависит от уровня разработчиков).
Go to the top of the page
 
+Quote Post
AVR
сообщение Jan 16 2017, 08:23
Сообщение #9


фанат Linux'а
*****

Группа: Свой
Сообщений: 1 123
Регистрация: 23-10-05
Из: SPB.RU
Пользователь №: 10 008



Цитата(addi II @ Jan 15 2017, 20:57) *
технология ведь все равно разная и в части высокочастотных интерфейсов такая отладка ничего не даст
Я конечно ASICами не занимаюсь (занималка еще не выросла sm.gif ), но занимаюсь верификацией проектов для ПЛИС. ВЧ интерфейс можно и промоделировать отдельно, но если логика работы внутри ASIC сложнее чем в китайской гирлянде, то использование ПЛИС для отладки этой логики очень даже помогает. Моделирование секунды работы схемы может занять неделю, как и пишет bogaev_roman, а на ПЛИС будет работать существенно быстрее, а от ВЧ интерфейса можно абстрагироваться, да так даже полезнее будет - может что дополнительно вылезет.


--------------------
Go to the top of the page
 
+Quote Post
Maverick
сообщение Jan 16 2017, 08:55
Сообщение #10


я только учусь...
******

Группа: Модераторы
Сообщений: 3 395
Регистрация: 29-01-07
Из: Украина
Пользователь №: 24 839



Цитата(addi II @ Jan 15 2017, 19:57) *
Здравствуйте!

Подскажите пожалуйста кто действительно знает зачем нужны ПЛИС в процессе разработки СБИС?
Как я понимаю это нужно тем у кого нет достаточного пакета CADENCE, - кабибра, вируоза, енкоунтер и кто проектирует низкочастотную "логику"
Вопрос, - нафига ?, технология ведь все равно разная и в части высокочастотных интерфейсов такая отладка ничего не даст

если коротко ПЛИС нужна для проврки работоспособности разработанных описаний(как раньше делали макетную плату для проверки например разработанного усилителя (грубое сравнение))
Не всегда тестирование позволяет увидеть ошибки/проблемы, иногда проверить на ПЛИС быстрее, чем промоделировать (с необходимым покрытием)


--------------------
If it doesn't work in simulation, it won't work on the board.

"Ты живешь в своих поступках, а не в теле. Ты — это твои действия, и нет другого тебя" Антуан де Сент-Экзюпери повесть "Маленький принц"
Go to the top of the page
 
+Quote Post
yes
сообщение Jan 16 2017, 14:52
Сообщение #11


Гуру
******

Группа: Свой
Сообщений: 2 021
Регистрация: 23-12-04
Пользователь №: 1 640



> ПЛИС ускоряет процесс отладки тесбенчей

думаю, нет.
в тестбенче нужно собирать покрытие, смотреть внутренности, которые как для RTL, так и для GATE модели будет отличаться от ПЛИС. при этом нужно еще потратить время на связь ПЛИС с "GUI" или разобраться с тем, как работает тестер для АЗИКа (там обычно скан цепочки, которые совсем в возможность отладки на ПЛИС не укладываются)
ну и при прогоне тестбенча 95% времени (ну и денег, если симулятор покупной, а не хакнутый) тратится на GATE симуляцию, а не на подготовку тестбенча на RTL

по поводу разработки софта для АЗИК процессора - гораздо разумнее использовать симуляторы, не знаю как у Каденса, но у Синопсиса были так называемые "платформ симуляторы" предназначенные для отладки софта
в RTL код процессор вставляется как некий предкомпиленный объект (написаный на С, а не на Верилоге) и тогда производительность симуляции становится сравнимой с рантаймом
сам я такой технологией не пользовался - достаточно было исполнения милисекунд кода, что занимало на RTL симуляторе минуты симуляции.
но видел работу таких "ядер" симуляторов - линукс там практически как на реальной железке шевелится



Go to the top of the page
 
+Quote Post
addi II
сообщение Jan 16 2017, 18:28
Сообщение #12


Местный
***

Группа: Участник
Сообщений: 227
Регистрация: 1-02-16
Пользователь №: 90 294



получается что сапр такой как каденс со всеми пакетами для проектирования сбис стоящий 200 млн не способен в "адекватные" сроки "спроектировать" более сложную сбис нежели 555 таймер) в адекватные сроки
какое-то противоречие...

Знаю например что ангстрем не использует плис в своем маршруте но с другой стороны ангстрем процы не делает...
Go to the top of the page
 
+Quote Post
Inanity
сообщение Jan 16 2017, 20:22
Сообщение #13


Частый гость
**

Группа: Участник
Сообщений: 185
Регистрация: 6-07-12
Пользователь №: 72 653



Думаю, что истина посередине. Мы постепенно отходим от парадигмы использования дискретных компонентов, системы интегрируются друг в друга. Да, логику, которая платформо-независима можно проектировать в отрыве от внешнего мира. Но когда разрабатывается специализированная SoC, то без взаимодействия с конечной платформой не обойтись. Тут ПЛИС и помогает на этапе прототипирования, экономя время и деньги при поиске различных подводных камней.
Go to the top of the page
 
+Quote Post
des333
сообщение Jan 16 2017, 20:50
Сообщение #14


Профессионал
*****

Группа: Свой
Сообщений: 1 111
Регистрация: 19-07-08
Из: Санкт-Петербург
Пользователь №: 39 079



Цитата(addi II @ Jan 16 2017, 21:28) *
получается что сапр такой как каденс со всеми пакетами для проектирования сбис стоящий 200 млн не способен в "адекватные" сроки "спроектировать" более сложную сбис нежели 555 таймер) в адекватные сроки
какое-то противоречие...

Знаю например что ангстрем не использует плис в своем маршруте но с другой стороны ангстрем процы не делает...


Такое ощущение, что Вы очень хотите найти подтверждение именно тому, что ПЛИС не нужны sm.gif


--------------------
Go to the top of the page
 
+Quote Post
AVR
сообщение Jan 17 2017, 06:23
Сообщение #15


фанат Linux'а
*****

Группа: Свой
Сообщений: 1 123
Регистрация: 23-10-05
Из: SPB.RU
Пользователь №: 10 008



Цитата(yes @ Jan 16 2017, 17:52) *
по поводу разработки софта для АЗИК процессора - гораздо разумнее использовать симуляторы, не знаю как у Каденса, но у Синопсиса были так называемые "платформ симуляторы" предназначенные для отладки софта
в RTL код процессор вставляется как некий предкомпиленный объект (написаный на С, а не на Верилоге) и тогда производительность симуляции становится сравнимой с рантаймом
сам я такой технологией не пользовался - достаточно было исполнения милисекунд кода, что занимало на RTL симуляторе минуты симуляции.
но видел работу таких "ядер" симуляторов - линукс там практически как на реальной железке шевелится
Звучит фантастически, хотя вероятно именно так и работают симуляторы всяких Nios2/Microblaze, но "как на реальной железке" - даже не верится.


--------------------
Go to the top of the page
 
+Quote Post

4 страниц V   1 2 3 > » 
Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 15th December 2017 - 18:04
Рейтинг@Mail.ru


Страница сгенерированна за 0.01331 секунд с 7
ELECTRONIX ©2004-2016