ANDY_LEX

микроконтроллер Xa-g49 производства Phillips не могу активировать isp boot mode в мануале написано : psen на корпус и reset boot mode активируется может кто сталкивался очень надо запрограммировать

точно точно выходы не описаны и не назначены вот сейчас пытаюссь что получится выложу

спасибоо за полный ответ учту допущенные ошибки в будующем учитывать есть сразу вопросы если оветите буду очень благодарен сразу прошу извенить меня за глупые вопросы сделайте скидку что с плисками я столкнулся впервые но есть огромное желание работать с ними на ты 1 что значит :по человечески отформатировать VHDL-код в Vhdl имеет значение отступы и заглавные или строчные символы ? 2 я понял что сигналы : TDO,TDI,TMS,TCK В ПРОЕКТАХ ИСПОЛЬЗОВАТЬ НЕЛЬЗЯ ТАК

Привет всем спасибо за ответы сделать универсальный кабель меня побудило желание разобратся с ПЛИС и VHDL не хчется нечинать с какой нибудь моргалки а так глядиш кабель сгодится и решение оригинальное. уже неделю бьюсь почитал умные книжки все перепроверил а квартус все равно матюгается Error: Top-level design entity JTAG is undefined Error: Quartus II Analysis & Synthesis was unsuccessful. 1 error, 0 warnings Error: Processing ended: Sun Feb 27 11:12:22 2005 Error: Elapsed time: 00:00:05 Error: Quartus II Full Compilation was unsuccessful. 1 error, 0 warnings мне кажется что в схеме где то ошибка проэкт на всякий случай прилагаю может быть комунибудь интерестно будет разобратся с М_А я полностью согласен что проще кабелей на АП шках наделать ноэто не так интерестно JTAG.rar

http://www.kvantn.com.ua/resourse/All/VHDL/VHDL_context.html может кому надо мне помогло просто бомба огромное спасибо автору

Привет всем Только начал разбиратся с ПЛИС пытаюсь изготовить вот этот девайс http://www.platan.ru/shem/pdf/12_p56-59.pdf ошибок вроде нет но проэкт не хочет компелироватся в Quartus II 4.1sp1 Web Edition Full может кто уже делал такой кабель подскажите написал автору тишина