[KOLOBOK13 0]

Необходимо описать на VHDL jk-триггер с асинхронной установкой в 0 с учетом времени предустановки времени удержания и других временных характеристик. Подскажите пожалуйста какие временные характеристики должны быть и что они означают практически. Мот у кого нить есть код описания jk триггера с учетом временных характеристик. Заранее благодарен

Изменено 19 декабря, 2006 пользователем KOLOBOK13

[KOLOBOK13 0]

Или скажите гле об это можно прочитать

[makc 189]

Например, здесь - http://www.interfacebus.com/Design_VHDL.html.

Временные характеристики добавить совсем не сложно, если чуть-чуть почитать про то, что такое VHDL.

[oratie 0]

Советую обратить внимание на "IEEE standard for VITAL Application-Specific Integrated Circuit(ASIC) modeling specification", с которым можно ознакомиться здесь http://ieeexplore.ieee.org/iel5/7574/20649/00954750.pdf

 

Это как раз для описания временных характеристик.

[KOLOBOK13 0]

makc ты бы не мог немного поподробнее потому что я просто не знаю что эти времена означают практически и какие времена надо для каких сигналов проверять. Для J K надо проверять время удержания (time hold)?Как я понимаю время удержания это время которое на до держать сигнал на входе после изменения например по переднему фронту clk. но хотелось бы узнать точно

[oratie 0]

Setup time – The time interval that data should not be changed before the active clock edge arrives.

 

Hold time – The time interval that data should not be changed after the active clock edge arrives.

 

Clock to Q propagation time – Delay from CLK to Q assuming that data arrival time satisfies setup time requirement and hold time requirement.

 

Recovery time – The minimal allowable time interval the asynchronous control signal going inactive before the clock edge that strobes the data in

 

Removal time – The minimal allowable time interval the asynchronous control signal going inactive after the clock edge that strobes the data in.

[ysb 0]

подскажите, какие значения принимают trig.d и trig.q в начальный момент времени после инициализации? т.е. если сразу после описания тригера и подключения линий clk, clr написать нечто подобное, то как будет все работать? in[] - какой-то вход модуля соответствующе разрядности

 

IF

trig[].q==in[]

THEN

trig[].d=0;

ELSE

trig[].d=trig[].q+1;

END IF

 

уф, сам запутался..

спасибо!