mr.fpgaer

Попробовал. Не помогло. Спасибо.

Ну из консоли я скопировал сообщение полностью. В квартусе где-то можно посмотреть подробнее про это сообщение?

Исходный комментарий я прочесть не успел, но, вероятно, про некорректность - это про мое описание?) Что мне пояснить? 1. Генератор с платы 50МГц. Изначально хотел на асинхронной логике сделать, но проблема одна и та же. 2. Живой. Будет. 3. К сожалению моих знаний недостаточно, чтобы рассуждать про CDC, но, кажется, что в п. 1 я коснулся этого вопроса. 4. Уже понял... =(

Пробовал. Начиналось все вообще с асинхронной логики. Результат не меняется. Младший бит постоянно висит на VCC, если идти на поводу у варнинга. Тут я признаю свой косяк: сначала полез спрашивать, теперь понимаю, что надо все-таки начинать с симуляции. Задачка простая, решил что с наскока решу. Был уже опыт печальный, когда не решался идти к людям спрашивать, потратил уйму времени, а выяснилось, что надо было всего-то галочку в настройках проекта поставить в другом месте... Вот где эта грань?)) Смысл этого говнокода в том, чтобы принудительно засандалить регистр sum в ноль, потому что было предположение, что это устранит этот несчастный бит, который висит даже при не нажатых кнопках. Доброго времени суток, Андрей. Обычно невоспитанные люди стараются не показывать этого качества, а вы во всеуслышание об этом кричите. Поучитесь вежливости, да вот хотя бы у коллег из СПб. По существу: не понял насчет синхронизма. Клок - это генератор с платы 50МГц. Откуда следует, что сигнал с кнопок должен быть синхронизирован с клоком? В классических учебных примерах по синхронной логике используют ресет, который быть синхронизированным ни с чем не может. Или, еще пример - флаги, которые могут быть выставлены независимо от клока. Или я туплю опять? Проект не обконстрейнен, потому что, как я написал выше, считал, что задача легкая и не требует серьезных усилий. И продолжаю так считать.

module myadder01( input wire key0, input wire key1, input wire key2, input wire key3, output reg led0, output reg led1, output reg led2, input wire clk ); reg [2:0] sum =3'b000 ; always @(posedge clk) begin if ((!key0)&(!key1)&(!key2)&(!key3)) begin sum[2:0] <= 3'b000; end else begin sum[2:0] <= {1'b0, key1, key0} + {1'b0, key3, key2}; end led2 <= sum[0]; led1 <= sum[1]; led0 <= sum[2]; end endmodule Доброго времени суток. Задача следующая: сделать двоичный сумматор для двух слагаемых. Каждый бит (2 шт.) слагаемых задается кнопкой с платы. Каждый бит (3 шт.) суммы выводится на отдельный диод. Логика работает, однако при прошивке платы младший бит суммы (читай - светодиод) подсвечивается единицей. Самое веселое, что логика работает, будто так и должно быть: все числа, введенные с кнопок складываются с этой лишней единицей. В результате, если рассмотреть крайний случай, максимально можно ввести 11+11=110, а получается 11+11+1=111. В варнингах вылезло сообщение: Warning (13024): Output pins are stuck at VCC or GND. Есть подозрение, что проблема в этом, как пофиксить - не понимаю. Плата китайская на 4 циклоне. Подскажите, пожалуйста, как эту лишнюю единицу убрать. Ну и может посоветуете что-нибудь правильное для моего говнокода. :) Заранее спасибо.

Доброго времени суток. Стоит задача подключить ацп ad9680 к плис kintex 7 по указанному в названии интерфейсу. Это одно моих первых серьезных заданий, очень трудно разобраться с чего начать. Информации в виде юзер гайдов и дата шитов просто неперевариваемое количество, непонятно какая часть информации поможет приступить к выполнению задачи. Для реализации требуется настройка функционального модуля gtx в кор генераторе, настроек там под сотню... может кто-то сможет подсказать, как настроить так, чтобы хотя бы запустить модуль в тестовом режиме, например прогнать адины от ацп в плис. Может знающие люди укажут на уже существующие инструкции по настройке? Буду благодарен за любые Советы. По теме, конечно же. И ещё вопрос, когда в кор генераторе выбираю интерфейс jesd, вылезает только название jesd204, без буквы b. Есть ли какие либо нюансы Настройки, связанные с этой особенностью? Заранее спасибо!