Всем доброго времени суток.
Начинаю осваивать VIVADO, поэтому заранее извиняюсь за возможно чайницкий вопрос.
Дизайн отстнтезирован, имплементирован и получен bitstream.
Хочется вытащить внутренний сигнал на свободный пин и посмотреть осциллом.
Нашел, что для этого есть скрипт add_probe, установил его, и, вроде, он работает.
Команда выглядит так:
xilinx::debugutils::add_probe -net datapath_inst/iserdes_array_inst/iserdes_sync_ch1/data_in_from_pins_int -port PR_F5 -iostandard LVCMOS25 -loc F5
В device view я вижу, что мой сигнал приходит на нужный пин.
Дальше надо генерить новый bitstream.
При нажатии кнопки "generate bitstream" выдается сообщение что надо сохранить проект - соглашаюсь.
Дальше почему-то предлагается сохранить файл констнейнов .xdc, хотя я его не менял.
Соглашаюсь - других вариантов нет.
Дальше вот такое сообщение:
Жму ОК. Дальше выдается:
Закрываю это сообщение и делаю, что говорят - Force Up-To-Date (если этого не сделать, то синтез и имплементация начинаются заново)
Дальше снова жму "generate bitstream"
Выдается
Жму ОК.
Дальше запускается генерация bitstream'а и вроде бы все - бинго!
Однако, после загрузки в ПЛИС (Artix 7) выясняется что в полученном bitstream'е на мой пин F5 ничего не вывелось, он ведет себя как вход...
ВОПРОС - ЧТО Я ДЕЛАЮ НЕ ТАК?
Заранее благодарю за ответы.