[Val 0]

Подскажите как описать на VHDL в поведенческом стиле сумматор или аккумулятор со знаковым переполнение, так что бы синтезатор (ISE) правильно его распознал как сумматор или аккумулятор.

Проблема заключается в том, что при всех моих попытках реализации в FPGA (Spartan-3) структурного описания сумматора со знаковым переполнением не используются цепи переноса и на один разряд сумматора расходуются 2 LUT, в то время как в правильно опознаном аккумуляторе (без переполнения) на один разряд сумматора тратиться только 1 LUT и цепи переноса.

[des00 25]

Подскажите как описать на VHDL в поведенческом стиле сумматор или аккумулятор со знаковым переполнение, так что бы синтезатор (ISE) правильно его распознал как сумматор или аккумулятор.

Проблема заключается в том, что при всех моих попытках реализации в FPGA (Spartan-3) структурного описания сумматора со знаковым переполнением не используются цепи переноса и на один разряд сумматора расходуются 2 LUT, в то время как в правильно опознаном аккумуляторе (без переполнения) на один разряд сумматора тратиться только 1 LUT и цепи переноса.

<{POST_SNAPBACK}>

 

хмм ....Xilinx\doc\usenglish\books\docs\xst\xst.pdf

-> HDL Coding Techniques -> Arithmetic Operations

-> HDL Coding Techniques -> Accumulators

там вы были ?

[Val 0]

хмм ....Xilinx\doc\usenglish\books\docs\xst\xst.pdf

-> HDL Coding Techniques -> Arithmetic Operations

-> HDL Coding Techniques -> Accumulators

там вы были ?

<{POST_SNAPBACK}>

 

был, только к сожалению сумматоров и аккумуляторов со знаковым переполнением там нет.

[des00 25]

был, только к сожалению сумматоров и аккумуляторов со знаковым переполнением там нет.

<{POST_SNAPBACK}>

хмм ну тогда код в студию

[vitus_strom 0]

overflow = (перенос из знакового разряда) xor (перенос из старшего бита данных)

[Val 0]

overflow = (перенос из знакового разряда)  xor (перенос из старшего бита данных)

<{POST_SNAPBACK}>

 

Это всё понятно, вопрос в том, как объяснить синтезатору, что это сумматор, а не просто комбинационная схема.

[ilya79 0]

xapp215:

 

 

Example:

VHDL: sum <= (a(7)&a) + (b(7)&b); -- sum is a 9-bit value

 

Verilog: sum = {a[7],a} + {b[7],b}; // sum is a 9-bit value

 

A carry-out of a function is accessed in the same manner. Extend the inputs and use the MSB of the function output (in the above example, "sum") as the carry out.

[des00 25]

overflow = (перенос из знакового разряда)  xor (перенос из старшего бита данных)

<{POST_SNAPBACK}>

 

Это всё понятно, вопрос в том, как объяснить синтезатору, что это сумматор, а не просто комбинационная схема.

<{POST_SNAPBACK}>

 

Вы код категорически не хотите показать ?

может быть вы описали не так, здесь же не телепаты

:)

[vitus_strom 0]

Сумматор и есть комбинационная схема, и говорит он всё правильно... вы лучше скажите чего вы хотите добиться от него толком

[des00 25]

Сумматор и есть комбинационная схема, и говорит он всё правильно... вы лучше скажите чего вы хотите добиться от него толком

<{POST_SNAPBACK}>

Наверное он имел в виду использование хардварного суматора в слайсе

[Val 0]

Сумматор и есть комбинационная схема, и говорит он всё правильно... вы лучше скажите чего вы хотите добиться от него толком

<{POST_SNAPBACK}>

Наверное он имел в виду использование хардварного суматора в слайсе

<{POST_SNAPBACK}>

 

Совершенно верно. В слайсе содержатся доп. элементы для построения сумматора. При описании:

 

A <= B + C;

 

синтезируется схема с расходом 1 LUT на 1 разряд сумматора. Но как отсюда вывести знаковое переполнение я так и не придумал.

 

При описании:

 

A(n) <= B(n) xor C(n) xor CARRY(n-1);

CARRY(N) <= (B(n) and C(n)) or (CARRY(N-1) and (B(n) or C(n));

 

или ему подобном, каждому A(n) и CARRY(n) соответствует отделная LUT. В результате расход слайсов в два раза больше.

[des00 25]

Совершенно верно. В слайсе содержатся доп. элементы для построения сумматора. При описании:

 

A <= B + C;

 

синтезируется схема с расходом 1 LUT на 1 разряд сумматора. Но как отсюда вывести знаковое переполнение я так и не придумал.

 

При описании:

 

A(n) <= B(n) xor C(n) xor CARRY(n-1);

CARRY(N) <= (B(n) and C(n)) or (CARRY(N-1) and (B(n) or C(n));

 

или ему подобном, каждому A(n) и CARRY(n) соответствует отделная LUT. В результате расход слайсов в два раза больше.

<{POST_SNAPBACK}>

Хмм ну результат закономерен, т.е. вы используете 2 LUt для 2х функций 4-х перемененных.

Хотя мне вот что непонятно

положим все числа 8 бит, берем -128 - 0х80 и -1 0хFF

0x80 + 0xFF = 0x17F,

так что бы проверирить переполнение нужно сделать обычный суматор на 9 бит

и проверить (ес-но на +1ом люте) 9 ый и 8 бит.

но при этом суматор будет суматором и все цепи быстрого переноса будут задйствваны

[vitus_strom 0]

Очень советую создать схему и поместить туда какой нибудь сумматор и заглянуть в него как он сделан...