_alex__ 0 15 февраля, 2017 Опубликовано 15 февраля, 2017 · Жалоба Нужно синтезировать мультиплексор на 32 входа. Оптимизировать колличество логических элементов входящих в него. В каком САПР это возможно сделать и какой САПР может визуализировать синтезированную схему т.е. логические элементы и связи между ними? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Maverick_ 15 15 февраля, 2017 Опубликовано 15 февраля, 2017 · Жалоба Нужно синтезировать мультиплексор на 32 входа. Оптимизировать колличество логических элементов входящих в него. В каком САПР это возможно сделать и какой САПР может визуализировать синтезированную схему т.е. логические элементы и связи между ними? Сапр на выбор производителя Altera(intel) or xilinx Мне от альтеры нравиться например Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Flip-fl0p 4 16 февраля, 2017 Опубликовано 16 февраля, 2017 (изменено) · Жалоба Оптимизировать колличество логических элементов входящих в него. Обычно САПР сам минимизирует количество логики. Главное правильно эту логику описать. Визуализировать можно например в просмотрщике RTL Viewer в Quartus. Единственный момент, что в RTL Viewer показывается удобный для человека вид, но в реальности этот мультиплексор может быть создан на нескольких логических ячейках. Изменено 16 февраля, 2017 пользователем Flip-fl0p Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Golikov 0 16 февраля, 2017 Опубликовано 16 февраля, 2017 · Жалоба можно смотреть технологический вид, там будут истинные элементы Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Грендайзер 0 16 февраля, 2017 Опубликовано 16 февраля, 2017 (изменено) · Жалоба Смотря что понимать под выражением: Оптимизировать колличество логических элементов входящих в него. Как пишет тов. Steve Kilts в самом начале своей книжки, можно выиграть место на кристалле, но проиграть в скорости работы схемы со всеми вытекающими. Так что стоит сначала определится всё же со скоростями а уж потом решать что и как оптимизировать. Что касается САПРа, то если речь идёт о xilinx могу посоветовать посмотреть в сторону synplify pro. Довольно умная и шустрая штука, т.к. ISE это конечно дитя зачатое совсем не по любви... За виваду впрочем говорить не буду, не успел поработать. Если речь идёт про Alterа, то как мне кажется, Quartus II совсем не плохой вариант. Есть конечно косяки, но в целом штука вполне рабочая. Изменено 16 февраля, 2017 пользователем Грендайзер Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
druzhin 4 16 февраля, 2017 Опубликовано 16 февраля, 2017 · Жалоба Нужно синтезировать мультиплексор на 32 входа. Оптимизировать колличество логических элементов входящих в него. В каком САПР это возможно сделать и какой САПР может визуализировать синтезированную схему т.е. логические элементы и связи между ними? Какая нужна скорость? Может нужен конвейерный mux, чтобы уложиться в частоту. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_alex__ 0 19 февраля, 2017 Опубликовано 19 февраля, 2017 · Жалоба это учебная задача синтезировать с помощью САПР устройство с 5 входами 32 выходами и таблицей истинности: Входы Выходы 00000 00000000000000000000000000000001 00001 00000000000000000000000000000010 00010 00000000000000000000000000000100 00011 00000000000000000000000000001000 00100 00000000000000000000000000010000 00101 00000000000000000000000000100000 00110 00000000000000000000000001000000 00111 00000000000000000000000010000000 01000 00000000000000000000000100000000 01001 00000000000000000000001000000000 01010 00000000000000000000010000000000 01011 00000000000000000000100000000000 01100 00000000000000000001000000000000 01101 00000000000000000010000000000000 01110 00000000000000000100000000000000 01111 00000000000000001000000000000000 10000 00000000000000010000000000000000 10001 00000000000000100000000000000000 10010 00000000000001000000000000000000 10011 00000000000010000000000000000000 10100 00000000000100000000000000000000 10101 00000000001000000000000000000000 10110 00000000010000000000000000000000 10111 00000000100000000000000000000000 11000 00000001000000000000000000000000 11001 00000010000000000000000000000000 11010 00000100000000000000000000000000 11011 00001000000000000000000000000000 11100 00010000000000000000000000000000 11101 00100000000000000000000000000000 11110 01000000000000000000000000000000 11111 10000000000000000000000000000000 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Koluchiy 0 20 февраля, 2017 Опубликовано 20 февраля, 2017 · Жалоба Какой в учебной задаче требуется способ ввода/описания мультиплексора? Давайте полное ТЗ. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Des333 0 20 февраля, 2017 Опубликовано 20 февраля, 2017 · Жалоба Это не мультиплексор, а дешифратор. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
andrewkrot 0 20 февраля, 2017 Опубликовано 20 февраля, 2017 · Жалоба Это не мультиплексор, а дешифратор. IMHO такое и на мультиплексоре можно ) Сказал же товарисч что мультиплексор - значит должен быть мультиплексор! А если серьезно то вот здесь все разжевали https://electronix.ru/forum/lofiversion/ind...hp/t108986.html Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Flip-fl0p 4 21 февраля, 2017 Опубликовано 21 февраля, 2017 · Жалоба IMHO такое и на мультиплексоре можно ) Сказал же товарисч что мультиплексор - значит должен быть мультиплексор! А если серьезно то вот здесь все разжевали https://electronix.ru/forum/lofiversion/ind...hp/t108986.html Товарищ мог и допустить ошибку в терминологии. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Aldec 0 21 февраля, 2017 Опубликовано 21 февраля, 2017 · Жалоба это учебная задача синтезировать с помощью САПР устройство с 5 входами 32 выходами и таблицей истинности: Нужно синтезировать мультиплексор на 32 входа. Это даже не дешифратор, шинный формирователь демультиплексор Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Flip-fl0p 4 21 февраля, 2017 Опубликовано 21 февраля, 2017 (изменено) · Жалоба Это даже не дешифратор, шинный формирователь демультиплексор Я с Вами соглашусь тогда, когда Вы в таблице, предоставленной создателем темы, покажите мне информационный вход. Изменено 21 февраля, 2017 пользователем Flip-fl0p Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
kaktus 0 21 февраля, 2017 Опубликовано 21 февраля, 2017 (изменено) · Жалоба Если продолжить тему мультиплексоров, то стоит обратить внимание на xapp522 от Xilinx. Тут описано формирование оптимального мультиплексора для 6 и 7 семейств. Мне в свое время нужен был мультиплексор 16-1 (точнее 640 штук 640-1, которые я и собирал из 16-1) и именно оптимальная реализация из этого xapp помогла поднять проект, т.к. из простой записи на VHDL ISE его порождала не так компактно. https://www.xilinx.com/support/documentatio...-techniques.pdf Изменено 21 февраля, 2017 пользователем kaktus Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться