nik1053

Всё верно! 😉

UP

В связи с расширением, набираем новых разработчиков в команду. Мы занимаемся разработкой высокоскоростных устройств на базе ПЛИС, в основном это измерительные приборы. Используем ПЛИС как фирмы Xilinx так и Altera. Требования · Знание среды разработки Vivado/Quartus · Умение пользоваться средствами отладки и симуляции · Понимание внутренней архитектуры ПЛИС · Знание принципов синхронизации цифровых схем · Знание/умение принципов временного анализа · Опыт работы с синтезируемыми процессорами и системами на их базе. · Уверенное владение языком описания аппаратуры Verilog Будет плюсом · Опыт программирования на C/C++ · Разработка системных программ (драйверы устройств, системных утилит) · Понимание работы операционных систем (Linux/Windows) · Опытный пользователь Linux · Работа с Ethernet на низком уровне (полный стек модели OSI) · Работа с PCI-Express устройствами (драйверы и часть ПЛИС) · Опыт низкоуровневой разработки, ассемблер. Заработная плата от 400 000 рублей и выше (по результатам собеседования). Предварительно рассматриваем резюме. Почта [email protected]

up

Интересно стало, что за проблема была?)

UP

Актуально!

актуально. UP

В связи с расширением, открываем вакансию "Ведущий программист ПЛИС" Обязанности: Разработка конфигураций для ПЛИС Xilinx на языке Verilog/System Verilog; Верификация разрабатываемых конфигураций. Отладка конфигураций ПЛИС в симуляторе и на макетных образцах. Внедрение и сопровождение разрабатываемых компонентов. Разработка документов требований. Определение программной архитектуры изделия. Участие в определении аппаратной архитектуры изделия. Участие в разработке бизнес-процессов в части разработки ПЛИС. Взаимодействие с командой разработчиков. Разработка программной документации в соответствии с ЕСПД. Требования: Высшее профессиональное профильное техническое образование. Опыт разработки Verilog/System Verilog или VHDL; Опыт анализа и отладки конфигураций ПЛИС в симуляторах; Знание архитектуры ПЛИС. Опыт разработки с использованием высокоскоростных интерфейсов передачи данных, памяти DDR. Условия: Стабильная конкурентная заработная плата; Рабочее место в Особой Экономической Зоне наукограда «Дубна» с видом на Волгу; Расширенная программа ДМС (в том числе стоматология) по окончанию испытательного срока; Компенсация аренды жилья на весь период работы в компании. Резюме можно присылать мне на почту [email protected]

Что-то не помогло -( Может кто-то сможет поделиться рабочим проектом с UniPHY ? Quartus 14.1 спасибо.

вроде так всё и делал.. но ещё раз попробую. Спасибо!

https://yadi.sk/d/up2_5GRkjUEDp

Добрый день гуру! Пытаюсь разобраться с контроллером DDR памяти UniPHY. Взял референс дизайн шедший с китом.. выкинул из Qsys NIOS и прочую перефирию оставил только UniPHY и вывил сигналы наружу. Сгенерировал код заново и запустил tcl скрипты. Компилирую, на этапе fitter получаю ошибку (на скриншоте). Кто сталкивался?

Вы использовали XAUI IP ядро Альтеры? С ним проблем не возникло? или Вы использовали внешний чип для преобразования XGMII в XAUI ? Благодарю за ответ.

Добрый день. Сейчас пытаюсь работать с bcm8727. Я так понимаю у Вас всё получилось с этим чипом. Написал Вам через форму форума на e-mail, получили мои письма? Напишите пожалуйста мне nik1053[dogG]yandex.ru буду признателен за вашу помощь.