[_Sam_ 0]

Надо перевести проект из ahdl в verilog. Использую xport. Он ругается на альтеровские lpm_mux, lpm_counter и т.д. В этих файлах много условий параметрами, которых являются переменные типа FAMILY_APEX20K() и т.д. на них xport и ругается. Можно это как то обойти?

[maegg 0]

По моему только руками. Наверное не просто так там были поставлены переменные. Переписать те конструкции, какие можно, сохранив LPM. Или требуется получить чисто поведенческое описание?

[_Sam_ 0]

Проект был на ahdl написан, а теперь его надо в at94(at40 + avr) загнать. У Atmel есть утилита, которая транслирует альтеровские файлы для программирования(*.pof, sof...) в формат, совместимый с ПЛИС Atmel. Но поскольку у меня at94 этот вариант не подходит.

 

Короче будем переводить вручную :)

[Anybody 0]

Ну тогда в Квартусе или Макс плюсе, генерируйте нетлист на Vhdl.

Ну и пихайте уже его в Amlyfy или куда Вам там, надо.

Всеж эффективней нежели альтеровский компилятор.