Gottlieb12

Задача простейшая. Получаю 16 отсчётов с АЦП, каждый из 14 разрядов. Постепенно заношу в матрицу памяти ПЛИС, и после заполнения отправляю reset для прекращения работы АЦП. clk для АЦП подам с ПЛИС. Но, по всей видимости, я разабрался с задачей. Спасибо за наводку и помощь.

Прошу извинить, не понял сразу. Из всего прочитанного я понял немного: необходимо создать модуль в Quartus II, обозначить входы/выходы проекта. Подключить THDB ADA к ПЛИС. В PIN planner задать реальные физические адреса. И в общем всё? АЦП готово к работе и можно заводить выходные данные в регистровую память? Выходит что то на подобии: module ADС_1 (data, D_data, clk); input wire data; // данные аналог output clk; // синхронизация для ацп output reg [13:0] D_data; // данные цифра endmodule Неужели вопрос состоял только в прописании вводов\выводов и распиновке?

Имеется datasheet для АЦП и мануал к плате с распиновкой. Так же, как оказалось, имеется плата расширения THDB ADA, на которой собственно и располагается АЦП. К ней так же мануал. Три файла весят куда больше 10 мб, разрешённых сдесь. Пришлось залить на облако, надеюсь тут это не запрещено: http://hdd.tomsk.ru/desk/eanngqnw

Добрый день. Проблема заключается в том, что я изначально осваивал программирование на языке Verilog на ПЛИС Altera DE0 Nano. Заинтересовался данной тематикой и научный руководитель дал задание с применеием встроенного АЦП. Только плата теперь Altera SoC FPGA platform (SoCKit). Пример от De0 Nano, как мне сказали, не применим. Необходимо оцифровать аналоговый входной сигнал. При первом разборе задачи выяснилось, что применяется не только Quartus II, но и Qsys (из за встроенного процессора) Кто сталкивался с данной задачей? Что рекоммендуете прочитать? Какие шаги предпринять? P/S В данной тематике абсолютный новичок. Реализовать машину конечных состояний, триггеры, счётчики - пожалуйста. Но тут непроницаемая стена непонимания с моей стороны. Прикрепил фотографию платы на всякий случай.