Diman_

Всем спасибо, особенно 0men ! Фронты нарастания питания микроконтроллера на больной плате VDDA и VCC были затянуты на 0.3сек. с отставанием VCC от VDDA на 0.1сек. На здоровой этого не было. Далее посмотрел фронт появления 5В из которых получаются оба питания 3.3В, и обнаружил затянутый фронт на те же 0.3сек. Разборка со входным импульсным источником 12В->5В на TPS54260 показала - ошибка монтажа - емкость в цепи SOFT START (SS) стояла 1мкФ вместо 10нФ. Вывод: Если фронт питания VCC отстает от фронта VDDA на 0.1сек, микроконтроллер перекашивает так, что он устанавливает защиту "Read Out Protection" Level 1 и не разрешает ее менять до выключения питания (Reset не помогает). Просто пологий фронт на обоих питаниях не приводит к такой проблеме (проверенно объединением этих линий). Еще раз СПАСИБО 0men!

Большое спасибо за наводку. Господа, проблема ушла после установления перемычки между VСС (напряжение выдает LD1117-3.3) и VDDА (напряжение выдает LP2985A-33). Защиту удалось снять и запрограммировать. На больной плате со снятым микроконтроллером измерял VCC (3.293V) и VDDA (3.331V). Буду разбираться дальше. Результаты сообщу. Решение не плохое. Я неправильно выразился - сторожевой таймер не блокируется программно, а сбрасывается в основном цикле программы.

Используем только общую периферию. Работаем на 120МГц. Это петрушка (разные микроконтроллеры) началась не от хорошей жизни, после начала проблем с покупкой комплектации.

1) Разъем программирования 6-ти контактный GND, SWDIO, SWCLK, RSTn, WDTEn, 3.3V. - в разъеме программатора перемычка между WDTEn и 3.3V. При воткнутом разъеме сторожевой таймер отключен - можно шить и отлаживать. 2) а что есть? Если просто встают в единицу, то в чем вопрос - прошивка запустилась и работает штатно (видимо). ПО Вы писали? Должны знать, как оно работает. Оно никак не должно работать - и на здоровой и на плохой прошивки не было. 3) Источник питания нужный ток для всего изделия обеспечивает с запасом? - источник TPS54260 Выдает до 2А. Но без прошивки плата потребляет 20 мА. Просадок питания осциллографом не обнаружил. 4) Уберите WDT пока что из схемы. И вообще - платы одинаковые? А то знаете, обычно оказывается, что ревизии чуть разные... - WDT блокируется разъемом программирования -проверено осциллографом. Плата дизайна 2018 года. Со снятым микроконтроллером вызвонил все питания и земли.

Добрый день. Несколько лет мелко-серийно выпускается устройство (~100 шт/год). Микроконтроллер STM32F4x7ZGT6 (ставим разные, какие придется 407, 427, 429, 437, 439). Появилась плата на которой автоматически (после подачи питания) устанавливается самопроизвольно бит "Read Out Protection" Level 1. Попытка снять бит ничего не дает - не может записать значение. Записать прошивку не дает - говорит не могу снять защиту. Пробовали три разных микроконтроллера - результат один и тот же. Облазил все 144 вывода осциллографом. BOOT0 жестко на земле. Со снятым микроконтроллером вызвонил все питания и земли. По SWD интерфейсу ST-link Utility подключается, определяет микроконтроллер, но не читает память (Read Out Protection). Питание на VCC(линейник 5-3.3В LD1117-3.3) и VDDA (отдельный линейник 5-3.3В LP2985A-3.3 - через бусину и дополнительные конденсаторы) 3.3 ровное. Из странностей: 1) На плате стоит внешний сторожевой таймер (блокируется разъемом программирования или программно портом) - пока нет прошивки он раз в 1.3 секунды на 200мсек устанавливает ресет в ноль. На больной плате синхронно с ресетом падают несколько портов и снова встают в единицу. На здоровых платах этого нет. 2) Синхронно с ресетом просаживается на 200мВ напряжение на VCAP. На здоровых платах этого нет. 3) При неоднократных попытках (100+) прошить больную плату дважды ST-link Utility удалось снять защиту, запрограммировать, проверить и запустить программу - все заработало. Но после снятия питания программа не стартовала и снова не прошивалась. 4) Активность на линиях SWD нормальная. Если переставить микроконтроллер в другую плату, то защиту можно снять, запрограммировать - все работает. Плата дорогая - размером с материнку набитая функционалом - выбрасывать жалко, а проблему решить не могу. Готов проверить любые догадки.

2. Если требования по степени защищенности не высоки, можно использовать Security Register (имеется например в AT45db321 rev c,d). Понятно, что речь идет просто о защите от копирования, и о некотором затруднении процесса взлома.

Всем спасибо, разобрался. Обычный LVDS CycloneIII совместим с LVDS матрицы. Буду цеплять напрямую несмотря на "дикие частоты".

Уважаемый, если вам действительно хочется разобраться в работе трансивера sn75lvds84a - вот ссылка на документацию http://www.datasheetcatalog.org/datasheet/...sn75lvds84a.pdf а меня итересует где можно нарыть информацию о том на какие ноги можно подать LVDS 1.2V CycloneIII (таблицу какую-нибудь). Pin-out файл тоже не прояснил ситуацию. Желательно от тех кто в теме.

Бред!!! Дифф CLKOUT == CLKIN = PixCLK = (в данном конкретном случае 50МГц). За один такт выдвигается 7 бит на канал. Частота сериализации 350МГц. Даже если было бы 500МГц- не вижу противоречий: "Cyclone III devices include dedicated differential output buffers to transmit LVDS signals at up to 840 Mbps on the left and right I/O banks with no external resistors required. The top and bottom I/O banks can transmit data at up to 640 Mbps using a simple resistor network." очень не большой дисплей -1024х768. По скоростям все проходит, а вопрос в стандарте LVDS 1.2V. Поддерживает его Cyclone III или нет? В доках явного ответа нет.

Может я ошибаюсь, но пиксельная скорость 50МГц. 7бит на канал => 50МГц * 7 = 350 МГц, что для CycloneIII не предел.

Здравствуйте. Долго не занимался FPGA, а тут возникла необходимость подключить TFT LCD к CycloneIII. Для сопряжения идеально подходит SN75LVDS84A. Вопрос - можно реализовать SN75LVDS84A внутри FPGA ? Чтение "Cyclone III Device Handbook, Volume 1" и "CIII51008-1.3" на скорую руку не добавило ясности. Не совсем понятно поддерживается ли стандарт LVDS 1.2V single ended. Планируется EP3C5 (EP3C10). В документации есть оговорка "The differential SSTL-2, SSTL-18, HSTL-18, HSTL-15, and HSTL-12 I/O standards are only supported on clock input pins and PLL output clock pins. PLL output clock pins do not support Class II interface type of differential SSTL-18, HSTL-18, HSTL-15, and HSTL-12 I/O standards." Если HSTL-12 - это и есть LVDS 1.2v, то его поддерживают не все LVDS ноги, а только выходы PLL ???

Тоже присматриваюсь к этому семейству. Возможность програмировать flash из приложения, там судя по всему имеется. Кроме того есть 16 К EEPROM.

У LPC программная flash имеет ресурс 100000, поэтому необходимости в EEPROM, особой не видно.

Спасибо всем ответившим, данной схемой подключения можно пользоваться - все работает.

Всем спасибо. Плата собрана. Программатор Курта не определяет MSP430F2272, но при выборе MSP430F2274 он позволяет делать сброс, проверку на чистоту, сравнение, стирание, чтение. При попытке записать бинарник MSP430F2272 отвечает NAK на второй блок данных. Смотрел обмен портмоном. 10:14:59 Device: MSP430F2274. Info(0x1000-0x10FF), Main:(0x8000-0xFFFF) 10:14:59 Programming the device memory... 10:14:59 Warning: Device memory started at 0x1000... 10:15:00 Program failed. NAK received Может кто сталкивался с такими граблями. Заранее спасибо.