Перейти к содержанию
    

Barbarossa

Свой
  • Постов

    114
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о Barbarossa

  • Звание
    Частый гость
    Частый гость
  • День рождения 13.03.1970

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Посетители профиля

2 578 просмотров профиля
  1. Прошу прощения за оффтоп - а не могли бы дать ссылку на описание технологии скачивания с xilinx? Я что-то не могу найти.
  2. Да ничего не понятно, это откровенные опечатки, даже разрядности не совпадают: "bit[9:0] must be 2'b00" - пишут, что 10-битное значение должно быть равно двухбитному числу и "Bit[18:10] must be the 8B/10B decoded version of /Kx.y/" - 9-битное значение соотносят с 8-битным кодом. Насчет 18-битного паттерна я, наверное, разобрался - в Handbook по Cyclone V написано, что указателем на служебные коды/данные является только один старший бит. Так что, 18 бит получается. Только все равно выравнивание по паттерну не работает, или я не правильно понимаю, как оно должно работать - паттерн вроде бы задан правильно, но его появление во входном потоке данных полностью игнорируется.
  3. Да, похоже, что так. Было любопытно посмотреть, изменилось ли что в последней версии. И, похоже, совсем все сломали - в версии 20.1 с контроллером uniphy все работало. Причем, если снести 21.1 и снова установить 20.1 - тоже все работает, проблема именно с последней версией.
  4. Пробовал. При сборке в Platform Designer вылезают точно такие же ошибки. Более того, я пробовал поставить Quartus на свежеустановленную систему, с нуля собирал систему с контроллером ddr3 и при попытке сгенерировать эту систему получал точно такие же ошибки. Такое впечатление, что проблема в каких-то системных настройках, то ли пути где-то не прописаны, то ли еще что-то в этом роде. Причем проявляется это только с контроллером ddr, проекты без ddr компилируются нормально.
  5. А по какой причине версия 21.1 может не компилировать рабочий проект, содержащий контроллер ddr3? В версии 20.1 все проходит нормально, здесь же сыплются ошибки: Error (12252): S0: Error during execution of "{C:/intelfpga/21.1/quartus/../nios2eds/Nios II Command Shell.bat} make all 2>> stderr.txt": child process exited abnormally Error (12252): S0: Execution of command "{C:/intelfpga/21.1/quartus/../nios2eds/Nios II Command Shell.bat} make all 2>> stderr.txt" failed Error (12252): S0: /mnt/c/intelfpga/21.1/quartus/bin64/uniphy_mcc.exe -ac_code sequencer_mc/ac_rom.s -inst_code sequencer_mc/inst_rom.s -ac_rom ../ddr3_ctrl_mem_if_ddr3_emif_0_s0_AC_ROM.hex -inst_rom ../ddr3_ctrl_mem_if_ddr3_emif_0_s0_inst_ROM.hex -header sequencer/sequencer_auto.h -vheader ../sequencer_auto_h.sv -ac_rom_init sequencer/sequencer_auto_ac_init.c -inst_rom_init sequencer/sequencer_auto_inst_init.c -DAC_ROM_USER_ADD_0=0_0000_0000_0000 -DAC_ROM_USER_ADD_1=0_0000_0000_1000 -DAC_ROM_MR0=0010000110001 -DAC_ROM_MR0_CALIB= -DAC_ROM_MR0_DLL_RESET=0010100110000 -DAC_ROM_MR1=0000001000100 -DAC_ROM_MR1_OCD_ENABLE= -DAC_ROM_MR2=0001001001000 -DAC_ROM_MR3=0000000000000 -DAC_ROM_MR0_MIRR=0010001001001 -DAC_ROM_MR0_DLL_RESET_MIRR=0010011001000 -DAC_ROM_MR1_MIRR=0000000100100 -DAC_ROM_MR2_MIRR=0001000110000 -DAC_ROM_MR3_MIRR=0000000000000 -DQUARTER_RATE=0 -DHALF_RATE=0 -DFULL_RATE=1 -DNON_DES_CAL=0 -DAP_MODE=0 -DGUARANTEED_READ_BRINGUP_TEST=0 -DMEM_ADDR_WIDTH=13 -DHARD_PHY=1 Error (12252): S0: UniPHY Sequencer Microcode Compiler Error (12252): S0: Copyright (C) 2021 Intel Corporation. All rights reserved. Error (12252): S0: child process exited abnormally Error (12252): Cannot find sequencer/sequencer.elf Error (12252): S0: Cannot find sequencer/sequencer.elf
  6. Пытаюсь в ip altera_xcvr_custom настроить трансивер на выравнивание принимаемых данных и не могу понять, как правильно задать паттерн. У меня используется 32-битная шина для интерфейса трансивера и ПЛИС (32-bit FPGA fabric-transceiver interface), включено декодирование 8B/10B (20-bit PMA-PCS interface) и задано выравнивание слов в ручном режиме. В качестве паттерна побайтного выравнивания задан код K28.5. Побайтное выравнивание работает, побайтно данные нарезаются правильно. Далее, хочу использовать выравнивание слов по паттерну, чтобы правильно нарезались и 32-битные слова. В соответствии xcvr_user_guide, мои настройки соответствуют конфигурации с номером 4. Для данной конфигурации, опять же в соответствие с xcvr_user_guide, паттерн задается 18-битным словом. И вот тут у меня ступор - как этот паттерн задать? В xcvr_user_guide рассматривается, как задать 20-битный паттерн: старшие два бита указывают тип кода (Kx.y или Dx.y), младшие - собственно сам код. Тут все понятно. Но что из себя представляет 18-битный паттерн??? Ну и пример, приводимый в xcvr_user_guide ясности не вносит, там, во-первых, рассматривается опять же 20-битный вариант, кроме того, текст явно содержит опечатки - If you select a /Kx.y/Dx.y/ code group as the byte ordering pattern, the most significant 2-bits of the 20-bit byte ordering pattern must be 2'b01. Similarly bit[9:0] must be 2'b00. Bit[18:10] must be the 8B/10B decoded version of /Kx.y/. Bit[7:0] must be 8B/10B decoded version of /Dx.y/. Буду весьма благодарен, если кто разъяснит про 18-битные паттерны.
  7. Не совсем понял, какие флаги? И ПЛИС думаю, все же выходит из POR, так как на запросы jtag отвечает и конфигурироваться пытается. Смотрели nSTATUS в процессе прошивки по jtag, он ведет себя как положено - в процессе заливки висит в 1 и только после ошибки опять сваливается в 0. Длительность nSTATUS меня тоже смущает, но сам сигнал примерно таким и должен быть - бесконечно пытается залить прошивку из пустой конфигурашки. Правда, слишком быстро идет заливка и слишком большая пауза перед следующей попыткой. Я пока не нашел по времянке - может так и должно быть.
  8. Плата самодельная, но подключение FPGA соответствует DevKit. Частоту вроде не понизить, во всяком случае никаких настроек для этого я не нашел. FPGA указан правильно, на интеловском сайте все, что касается невозможности поднять conf_done посмотрели, ничего интересного не нашли.
  9. В первом опыте использования cyclone 10 gx столкнулись со следующей проблемой - не выполняется загрузка по jtag прошивки в ПЛИС. Программатор устройство видит, загрузка прошивки (прогресс-бар в программаторе) доходит примерно до 98% (причем, тут бывает по-разному, от 94 до 99) и выдается ошибка "Error(209014): CONF_DONE pin failed to go high in device 1. Make sure all communication cables are securely connected, select a different device, check the power on the target system, or make sure all nCE pins are connected to GND. ...". Подключение ПЛИС многократно проверено, все соответствует документации и схеме DevKit. Программирование выполняется Terasic Blaster'ом. Единственное, что смущает - после включения питания постоянно дергается сигнал на nSTATUS: примерно 220 мкс выставлен в "1", затем сваливается в "0", висит в "0" примерно 1750 мкс и снова переходи в "1". Для ПЛИС задана схема конфигурации active serial (MSEL[2:0] = 010), подключена конфигурационное устройство MT25QU512. В чем может быть причина ошибки при конфигурации? И какой должен быть сигнал на nSTATUS после включения питания?
  10. Спасибо! Я это все нашел и выполнил, Quartus, наконец, заработал. Правда, эта инструкция не совсем полная - при попытке выполнить sudo apt install wsl и sudo apt install dos2unix выдается ошибка, что соответствующие пакеты не обнаружены. Перед этим надо выполнить sudo apt update - и только после этого все устанавливается. А для установки дистрибутива Linux требуется наличие магазина Windows. Итог таков: версия 19.1 полноценно работает только под win10, для установки требуется выполнить ряд действий, описание которых разбросано по разным файлам (доустановка NIOS - в файле README, а установка wsl и дистрибутива Linux, необходимых для работы NIOS command shell - почему-то в Nios II Software Developer's Handbook, причем описание не полное). На мой взгляд, это как-то нелогично и неправильно. Уж можно было сделать отдельный документ с инструкцией по установке и указать ссылку на него на страничке загрузки. Ну и большого смысла ставить версию 19.1, наверное нет, вряд ли там есть заметные улучшения по сравнению с 18.1.
  11. Спасибо большое! В win 7 WSL нет в принципе, так что работать не будет.
  12. Разумеется, установил. Возможно. Правда, у меня вроде как должен быть установлен, но, может что-то еще надо сделать, с этим я попробую разобраться. К этому выводу я тоже пришел. Только вот в системных требованиях к q19.1 заявлена поддержка win 7...
  13. У меня изначально, сразу после установки Quartus, не синтезировался модуль в Platform Designer, выдавались ошибки, которые я привел в предыдущем посте. И не запусклся NIOS (Nios II Software Build Tools for Eclipse). После выполнения действий, описанных в файле README, ссылку на который Вы указали, NIOS стал запускаться (само приложение стартует, дальше я не проверял). А вот модуль в Platform Designer как не синтезировался, так и не синтезируется, ошибки все те же. Я пытался собрать контроллер DDR3, с минимальной обвязкой - только пара трансляторов clock кроме собственно контроллера. Это на win 7. Причем на win 10 все примерно также, только там ошибки немного другие - ругается на отсутствие пакета поддержки WSL. Хотя, в настройках системы у меня установлена галка "Включить WSL". Может, что-то надо доустановить, я пока не совсем разобрался. Но тут хотя бы примерно понятно, что можно попробовать сделать. А вот под win 7 - полная неясность. В общем, есть некоторое разочарование - установка Quartus стала очень непонятной и требующей множества действий, которые нигде толком не описаны, просто шаманство какое-то. Хочется надеяться, что это не станет типовой ситуацией.
  14. А на win 7? В System Requirements зявлена поддержка win 7 sp1 x64. Причем, там же сказано, что nios eds не поддерживается, но он у меня запустился после манипуляций, изложенных в readme.
×
×
  • Создать...