Перейти к содержанию
    

Modernoff

Новичок
  • Постов

    1
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный
  1. ПРивет! Написал кусок VHDL кода, где в списке чувствительности процесса находятся не только тактовые сигналы, но и другие сигналы, на изменения которых хочу реагировать. Некоторые говорят, что в списке чувствительности надо должен быть только sys_clk сигнал и всё, иначе при реализации могут быть проблемы. И у меня возник вопрос, если код VHDL компилируется (и даже временные диаграммы показывают, что всё окей), то нормально ли он будет работать на реальной ПЛИС? Или это компилирующийся код еще не гарантирует корректность работы?
×
×
  • Создать...