Перейти к содержанию
    

Burr

Участник
  • Постов

    7
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Контакты

  • ICQ
    Array
  1. ChipScope Pro от Xilinx позволяет создавать IP-cores только для анализа проекта? Какими средствами от Xilinx или Mentor Graphics можно создавать IP-cores для применения в других проектах?
  2. С помощью какого софта можно синтезировать свои собственные IP-cores, которые можно было бы применять в других проектах?
  3. Если я правильно понимаю, IP-cores можно создавать как средство анализа, так и в качестве отдельного функционального модуля с защищенным от чтения исходным кодом (для использования такого IP-core в других проектах)? Или защитить исходник можно как-то иначе?
  4. А по поводу настроек в Core Inserter, правильно ли я для FD установки сделал? Как мне правильно имплементировать созданный core в другой проект?
  5. После создания .cdc-файла двойным щелчком по нему запускаю ChipScope Pro Core Inserter. Затем, вероятно, я что-то делаю неправильно. Поправьте меня на простом примере создания core для одного триггера (библиотечный элемент FD со входами D, C и выходом Q). Входы D и С подключены на схеме к цепям d_in и clk соответственно, выход Q - к цепи q-out. К цепям подключены маркеры входов и выхода. На вкладке Trigger Parameters задаю: number of input trigger ports:1; trigger width:1; #math units:1; match type: basic; counter width:disabled; отключаю "Enable trigger sequencer". На вкладке Capture Parameters установлено: data depth:256; sample on: rising; включены опции "Data same as trigger" и "Include trig0 port (width=1). В следующем окне "Modify connections" в списке цепей присутствуют буферы d_in_BUF, clk_BUFGP, q_out_OBUF. Т.к. была задана trigger width:1, то на вкладке "Trigger/Data Signals" присутствует только один канал CH:0, на который подключаю буфер d_in_IBUF. На вкладке "Clock Signals" на единственный канал CH:0 подключаю буфер clk_BUFGP. Затем возвращаюсь из Core Inserter в Schematic. В списке файлов в ISE выделяю .sch-файл, а в списке процессов двойным щелчком запускаю "Create Schematic Symbol". Создал символ. Теперь, если я пытаюсь работать с этим символом в этом же проекте, появляются такие ошибки: "Circular hierarchy reference found. Breaking cycle at module 'имя_модуля' ", и такая - "Entyty 'имя_объекта' is exactly the same as instance (same port and generics)" В чем мои ошибки? Если я буду создавать core не триггера, а обычной логики, например, аналог элемента and2, то какую задавать "trigger width" и что использовать в качестве "Clock signals" (в Core Inserter)?
  6. Здравствуйте! Пробую работать с IP-cores (Xilinx ISE 7.1i SP3, ChipScope Pro). Подскажите, пожалуйста, как мне правильно создать IP-core из проекта в режиме Schematic? Делаю по документации на ChipScopePro с применением Core Inserter. Создается .cdc-файл, ошибок не видно, но никакой символ при этом не создается, который можно было бы в другой проект в режиме Schematic вставить. Как правильно подключить IP-core в проект?
×
×
  • Создать...