[PorychikKize 4]

Уважаемый All!!!

Я установил у себя связку пакетов AHDL+ISE+Synplify+Model

Sym. Точно помню, что одним из первых действий необ. откомпилировать какие-то vhdl-библиотеки ( то ли для синтеза, то ли для моделирования) в каком-то из этих пакетов. Ни никак не могу вспомнить - где, в каком пакете и как это сделать. Дурацкий, конечно, вопрос, но все же, помогите! :-))))))))))))) Или дайте хоть наводку в какой из doc какого пакета надо искать ответ на вопрос.

[pyadvychuk 0]

связка AHDL+ISE+Synplify точно работает без всяких перекомпиляций :))

[Dimonira 0]

Надо компилить для ModelSim либы Xilinx-a.

Для этого есть спец. прога в поддиректории BIN (дальше там найдешь) пакета ISE. Называется она (точно не помню) COMPXLIB.EXE. Она консольная, посмотри какие у неё ключи и вперёд!

[PorychikKize 4]

спасиб! :-)))

[druzhin 4]

Про ксилинксовские библиотеки смотри мой пост тут http://forum.electronix.ru/index.php?showtopic=1100

[Lefthander 0]

Уважаемый All!!!

Я установил у себя связку пакетов AHDL+ISE+Synplify+ModelSym.

Наверное все же - ModelSim, а не ModelSym? :)

И можно вопрос - зачем вместе держать AHDL и ModelSim ?

 

А на счет,компиляции,то компилировать надо библиотеки для моделирования,можно скриптом от xilinx,можно скриптом в modelsim или прямо через gui в modelsim. А можно скачать с сайта xilinx уже скомпилированные библиотеки.

Как все пользовать подробно изложено в документации...Её и курите. :)

[Slavik 0]

И можно вопрос - зачем вместе держать AHDL и ModelSim ?

Нуууу...

В Activ-HDL редактор удобный, а modelsim - Mentor всётаки.

 

;)

[Lefthander 0]

И можно вопрос - зачем вместе держать AHDL и ModelSim ?

Нуууу...

В Activ-HDL редактор удобный, а modelsim - Mentor всётаки.

 

;)

Немного не ясная аргументация в пользу моделсима... ;)

 

На мой взгляд оптимальный вариант -

FPGA Advantage + ModelSim + Synplify + ISE

[PorychikKize 4]

Нуууу...

В Activ-HDL редактор удобный, а modelsim - Mentor всётаки.

 

;)

Немного не ясная аргументация в пользу моделсима... ;)

 

На мой взгляд оптимальный вариант -

FPGA Advantage + ModelSim + Synplify + ISE

 

 

 

А-HDL приходится использовать из-за одновременных работ и с Альтерой и с Зайлоксом. Поэтому моя связка выглядит так: A_HDL + Synplify + ISE (Quatrus). A ModelSym-ом иногда приходится пользоваться для тестовых прогонов сторонних IP-модулей (например, сейчас ковыряю WishBone-Ethernet с OpensCore).