Перейти к содержанию
    

favalligi

Участник
  • Постов

    25
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о favalligi

  • Звание
    Участник
    Участник
  • День рождения 07.06.1991

Контакты

  • Сайт
    Array
  • ICQ
    Array

Посетители профиля

1 602 просмотра профиля
  1. По ошибкам. Для подсчёта тех или иных ошибок в библиотеке UVM есть встроенный механизм uvm_report_server. Обычно используется внутри report_phase: uvm_report_server r_srv; string status; r_srv = uvm_report_server::get_server(); if (r_srv.get_severity_count(UVM_FATAL) + r_srv.get_severity_count(UVM_ERROR) == 0) status = "TEST_PASSED"; else status = "TEST_FAILED"; PS. Код для UVM-1.2 для 1.1d он будет отличатся т.к. был изменен принцип работы этого класса и uvm_root.
  2. Извините конечно, но у вас каша в голове. Лучше почитайте user guide на TLM. По факту не знаю что это за книжка, и что за порты они соединяют, но предположу, что в мониторе как и везде стоит обычный uvm_analysis_port а в scoreboard у них uvm_subscriber'ы, которые содержат "analysis_export" который по факту является imp портом с единственным write методом. А т.к. scoreboard используется не для сбора статистики как вы пишите, а для проверки отправленных и принятых данных, то обычно делают в самом scoreboard именные imp порты и соединяют их с портом монитора. Но в данной книжке видимо решили усложнить себе жизнь и обернули еще и в subscriber :)
  3. Выскажу свое мнение по этому поводу с колокольни функционального верификатора. Допустим вы разрабатываете высокоскоростной контроллер предположим PCIE 3.0 со своими приемопередатчиками и цифровой частью, которым рулит допустим MIPS-подобный процессор. Первая не тривиальная задача для такого проекта при симуляции RTL описания, не говоря уже о нетлисте, даже при налиичи дорогостоящих гридов прогоны регрессий могут занимать по 2-3 дня. Синтез такого проекта в ПЛИС тоже занятие не быстрое, но в сравнение намного быстрей. Во вторых вы правильно писали что ПЛИС для таких проектов стоят солидных денег, но опять же запуск партии на заводе того же TSMC стоит на порядки дороже, а цену ошибки я думаю оценить можно. Плюс к этому не забывайте что для симуляции вам помимо лицензии на САПР нужна еще лицензия на BFM(миниммум) либо комплексный тестсьют который все сделает за вас(тут ценник уже космический и не сравним с ПЛИС). Ну а в третьих добавлю банальщины что количество людей верифицирующих проект в российских конторах обычно меньше разработчиков, в мировой практике насколько я знаю уже другая картина... Так что обычно стараються проверить все и в симуляции, параллельно гоняя в ПЛИС какие-то нагрузочные тесты.
  4. А вы на все рюземе отвечаете? Или только тем кто интересен?
  5. Верификакией СБИС проектов с применением UVM методологии , иначе зачем мне эта книжка
  6. Ну тогда буду еще более признателен если поделитесь :rolleyes: Бедным сотрудникам РАН на жизнь еле хватает, не то что на книжки по 40 баксов
  7. Если есть возможность был бы благодарен за скан данной книжки, в интернете не нашел, а покупать жаба душит ((
  8. Програмка парсер своего собственно синтексиса в файлы .v .sv Указываете нужный размер шины, количество портов и прочие настройки модели, а он вам выдает уже настроенную модельку с нужными вам параметрами.
  9. Есть 1.5 версия (RobustVerilog_free1.5 только под винду), давай почту скину P.S. без шаманства и допила AXI моделька не работает, другие не пробывали...
  10. В этом году закончил МИФИ кафедру Электроники. Как это было у нас: 1. У нас был курс "Основы микропроцессорных систем" там на основе 8080 давались задачки и расказывалась архитектура. Этого вполне хватает, чтобы понять как это работает . 2. Был курс лаб 2 недели PIC (пищалка и диоды), затем АVR (мега8) - от светомузыки до работы с датчиком (кому что попадется), и добивали АРМом от Миландра (LCD) По мне так через чур много ассемблера получилось (притом что он разный для PIC и AVR), а реальной работы с АРМ было не очень много. В итоге 80% группы "средних студентов" так его и не потрогали. По мне так PIC можно было вообще выкинуть и уделить больше времени АРМ + переход с АVR на АРМ в рамках одного курса дается большинству студентов не просто.
  11. На сайте accellera есть юзер гайд и референс по UVM, а на сайте testbench.in есть куча лаб и основ применения.
  12. Altera DE1-SoC Board

    Сама плата Покупалась в Terasic этой весной.Состояние идеальное Фото Территориально Москва. Цена 11к.
  13. После перерисовки спайсовской модели maxim оказалось что у них выход весит в воздухе..
  14. Ребят помогите не хочет заводится компаратор я уже не знаю куда смотреть, может где-то глупая ошибка, spice использую впервые. компаратор выход симуляции *jtag_comp V1 vpuls 0 pulse(0 3.3V 0 1u 1u 5u 10u) V2 vcc 0 3.3V * MAX942 MACROMODEL * ------------------------------ * Revision 0, 1/2004 * ------------------------------ * MAX942 consists of dual high-speed comparators with rail-to-rail inputs. It features internal * hysteresis and has a current driven output stage. * ------------------------------ * Connections * 1 = OUTA * 2 = INA- * 3 = INA+ * 4 = GND * 5 = INB+ * 6 = INB- * 7 = OUTB * 8 = V+ ***************** .SUBCKT MAX942CMP 1 2 3 6 7 *INPUT STAGE **************** RIN1 100 99 4.1K RIN2 3 98 4.1K DIN1 99 101 DY DIN2 101 98 DY DIN3 98 102 DY DIN4 102 99 DY **************** RQ 1 6 12K **************** VOS 2 100 1M **************** IEE 1 11 100U Q1 12 98 11 QX Q2 13 99 11 QY RC1 12 6 258.5 RC2 13 6 258.5 **************** *INTERMEDIATE STAGE GA 6 14 12 13 1 RA 14 6 100K DOH 14 154 DX VOH 154 1 -0.3 DOL 155 14 DX VOL 155 6 0.3 CA 14 6 1E-15 ************** *HYSTERESIS RHIST 99 14 6MEG ************** EOUT 19 6 14 6 1 ************** *DELAY,RISE AND FALL TIME EDELQ 105 6 19 6 1 T1Q 105 6 17 6 ZO=50 TD=75N RTERMQ 17 6 50 CTERMQ 17 6 1E-15 **************** EOUT2 150 6 17 6 1 DOUT1 150 151 DX DOUT2 7 151 DX DOUT3 152 150 DX DOUT4 152 7 DX IOUT 151 152 4M **************** *MODELS USED .MODEL QX PNP(BF=344.828) .MODEL QY PNP(BF=322) .MODEL DX D(N=0.001 TT=1E-15) .MODEL DY D(N=0.7 IS=1E-18) **************** .ENDS ********************************* .SUBCKT MAX942 1 2 3 4 5 6 7 8 X1 8 3 2 4 1 MAX942CMP X2 8 5 6 4 7 MAX942CMP .ENDS ******************************** X3 out vm vp 0 non1 non2 non3 vcc MAX942 R1 vcc vm 20k R2 vpuls vp 10k *R3 vp out 10k R4 vm 0 20k C1 vm 0 10u .TRAN 500n 30u .end
  15. Ну что пришла платка, как говорится и года не прошло EMS работает в 2 раза быстрей федекса https://www.fedex.com/fedextrack/?tracknumb...mp;locale=ru_RU - кому интересно 22 дня за 61 доллар это нонсенс. Но хоть целая дошла и на том спасибо :) http://i.imgur.com/E4tNzIw.jpg
×
×
  • Создать...