Перейти к содержанию
    

dimone

Участник
  • Постов

    117
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о dimone

  • Звание
    Частый гость
    Частый гость

Посетители профиля

1 811 просмотр профиля
  1. -не , лишь самописный колхозить, самые ходовые USBD варианты либо СDC-эмуляция СОМ-порта, -либо MSC накопител, на который просто кидают прошивку..
  2. Это не тот Федот. Диапазоны ,как было упомянуто для 96-bit chip ID То что вы советуете (DEV_ID) абсолютно идентично у STM32F103 и АРМ32 и GD32, поле REV_ID лишь у GD свое
  3. Позвольте не согласиться, форкать один и тот-же функционал из-за девиаций чип на той-же 6орде не идея не очень, как по мне. Да и сервис проклянет.. В крайнем случае в меню пункт можно добавть, но хтелось бы сделать красиво) Да, но где найти диапазоны.. -Приглянулся вариант чтения Для STM32F103: OTG_FS core ID register (OTG_FS_CID) Reset value:0x0000 1200 Для GD32 : Core ID register (USBFS_CID) Reset value: 0x0000 1000 Правда чтения по адресу: USB_BASE + не приводит к жлаемому результату, более того регистр присутствующий в RM0008 файле напрочь отсутствует в stm32F103xb.h Кубом предоставленным...
  4. Может кого-то сталкивался. Имеется stm32F103 , GD32 и АРМ32 Вопрос, как лучше в программе различать, на каком она чипе запущена , что-б корректно работала?
  5. Буду пробовать, но это же в Вивадо придется делать, а потом переносить в ISE навигатор, в проект для 6-го Спартана.. Как вариант сделать все в EDK, но по какой-то причине из-под EDK не работает прогрмматор, Impact шьет отлично, а Platform std. не видит программатор ..
  6. наверное будет проще свой модуль между сделать, "оригинальный" имеет всего 6-Lut-ов ))
  7. хотелось из МCS иметь доступ ко второму порту памяти bram, используемой HDL модулем, прорчел что такое возможно, IP CoreGen сделал mcs, bram модуль, а вот контроллер ,чтоб поставить между ними он уже не пакует(
  8. Но у MCS есть IO-шина, с которой ,если правильно понимаю, присутствовавший ранних версиях CoreGen - контроллер умеет работать? "
  9. В LogіcСore ІР -генераторе ,покрайней мере в версии что у меня, при конфигурации Микроблейза нет прямой возможности организовать отдельную AXI -шину, хоть, как понимаю ,они встроены для работы mcs с контрллерами памяти инструкций и данных.. Ксожалению для меня это еще пока сложновато, посему хотел воспользоваться IO-шиной и BLM , ума не приложу, зачем надо было выпиливать контроллер, который уже был..
  10. -Необходимо связать модуль "внешней" ВRAM с Мicroblaze , и то и то есть в Logicore, а вот отдельного BLM контроллера там уж нет, понимаю, что для памяти софт-микроконтроллера он присутствет , но как его использовать пока не знаю.. - ни в ISE ,ни в Planahead-е ХМL файл присутствующий в указанной папке файл не генерится в хсо, проект в ISE не в EDK. P.S. Перевел проект в PlanAhead , попытка "прикрутить корку" тоже не увенчалась успехом, несмотря на наличие файла ,появляется сообщение об отсутствии необходимого
  11. -Cпасибо огромное, но LogіcСore отказывается его принимать, пишет : Unable to import non-IPXACT metadata file
  12. ISE 14 7 LogіcСore нет LMB BRAM контроллера.., в ISE 13.2 он был, а теперь только в Vіvadо, которыи не поддерживает 6-ю серию.. Подскажите как быть..
  13. Вполне рационально и интерес обоснован, что кроме TPS62xx используется, раз у каждого свой, и запас -мешок..) mov TLV62568 не имеет встроенного делителя, собственно такую-же, только более дешевую NCP1529на "фиксированную" заменить и хотелось(
  14. https://www.digikey.com/products/en/integrated-circuits-ics/pmic-voltage-regulators-dc-dc-switching-regulators/739 -спасибо за подсказку, но кроме выше перечисленного лишь экзотика : SC46х,SC189,XC926, неужто от известных производителей в корпусах WSON или SОТ нет ничего? -лопатил MIC,ON(FC),AD.. пусто(
×
×
  • Создать...