Перейти к содержанию
    

Xilinx System Generator - ошибки при симуляции.

Здравствуйте.

 

Суть проблемы в следующем. Решил я посмотреть на Xilinx System Generator с помощью руководства: https://www.xilinx.com/support/documentatio...en-tutorial.pdf. Соответственно из ПО: MATLAB R2015a (установлен в C:\MATLAB_R2015a) и Vivado 2015.3 (в версии WebPack, установлен в C:\Xilinx\Vivado\2015.3). В ходе выполнения Lab 1 при симуляции получаю вот такую ошибку:

 

ERROR: [uSF-XSim-62] 'elaborate' step failed with error(s). Please check the Tcl console output or 'C:/Users/Олег/AppData/Local/Temp/xlsim59393e36/hdl_netlist/xelab.sim/sim_1/behav/elaborate.log' file for more information.

 

Также при повторной попытке провести симуляцию появилась еще одна ошибка: Please make sure that Vivado library path, C:/Xilinx/Vivado/2015.3/lib/win64.o, is also added in your LD_LIBRARY_PATH environment.

 

Генерация проекта проходит без ошибок. Кто-нибудь сталкивался с подобным? Текст из log-файла прикрепил.

elaborate.txt

Изменено пользователем Oleg Drozd

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Может быть у Вас ошибка в выделенном жирным.

C:/Users/Олег/AppData/Local/Temp/xlsim59393e36/hdl_netlist/xelab.sim/sim_1/behav/elaborate.log

 

Делайте все всегда английскими.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...