Перейти к содержанию
    

JESD204B?

здравствуйте. есть такой интерфейс , набирающий популярность в коннекте скоростных АЦП и ПЛИС. основная загвоздка - это платное ядро JESD для Xilinx ISE, которое стоит около 10000 уе. что очень плохо, поскольку у Хилинха много отладочных плат с FMC разъемом для присоединения плат АЦП. у Альтеры вроде это ядро входит в стандартный пакет последних версий Куартуса (не проверял и не знаю, есть ли в web edition). но у альтеры нет подобных плат с FMC разъемом.

юзал ли кто ацп с этим интерфейсом и что может посоветовать?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Если нужна Altera, то у нее есть HSMC. У NXP как то была отладочные платы с этим разъёмом. Приходилось разработать переходник для SP605 платы на Xilinx.

 

Причем у NXP АЦП была с одним разъёмом, а ЦАП с другим, но можно было заказать переходник для плат Xilinx или Lattice. переходник делали свой так как была задача поднять на Spartan 6, а фирменный переходник подходил к плате на Virtex.

 

Интерфейс подымали сами. Это задача FPGA разработчика была.

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...