Veter0k

Может кто-то пробовал, поделитесь опытом. Как я это вижу. LC контур выделяет полосу с центром в 77.5 кГц. Предусилитель усиливает для подачи в АЦП. Модуляция AM (10 Гц), PSK (~683 Гц). АЦП тактируется VCXO, управление PWM. Нужная частота формируется внутренней PLL. АЦП 12 бит, 1 Msps. Количество выборок 12 на период (930 кГц). В таблице забито 12 константных значений для sin и cos. Дальнейшую обработку думаю делать спользуя CMSIS DSP и Cortex-M4F. После миксера планирую использовать первый CIC + FIR (~1300 Hz) для PSK, второй CIC + FIR (~20 Hz) для AM и третий FIR + PI (~1-5 Hz) для петли Костаса. Вопросы: - Верная ли схема? Возможно существует реализация проще? - Успею ли я все это дело в связке CMSIS DSP + Cortex-M4F? - 12 точек на период много/мало? Какое существует правило? - Фиксированная или плавающая точка? Есть FPU одинарной точности. Сигнал пока планирую эмулировать на функциональном генераторе. Если программная часть получится, далее будут вопросы по AFE.

Только как управлять я не совсем понимаю. В качестве сигнала ошибки брать фазу, для чего нужно арктангес вычислять либо подойдет синус разности частот?

Но у меня PLL чисто цифровая, используя NCO внутри FPGA.

Значит петля Костаса для восстановления несущей. А дальше просто демодуляция. Спасибо.

Прикол не только в точности. Мое расположение близко к границе возможного приема. У FM BER гораздо лучше. И разве петля Костаса работает для девиации отличной от +/- 90 градусов?

Это если амплитудная модуляция. А что делать с фазовой?

Делаю в ПЛИС Altera декодер сигналов точного времени DCF77. Сигнал с амплитудной модуляцией 77.5 кГц заходит на АЦП. Нарезаю с частотой 930 кГц (12 точек на период). Сигналы с NCO на 77.5 кГц sin и cos перемножаю с выходом АЦП. Далее идет CIC с децимацией в 93 раза. На выходе имеем 10 кГц. Естественно частоты не совпадают. В NCO есть вход частотной модуляции, которым можно подстроить эту частоту. Вопрос как правильно сделать фазовый детектор? Думал разделить sin на cos и взять atan, а дальше через PI регулятор подстраивать NCO. Но выходят fixed, а atan требует float point. Нужно ли ставить преобразователь fixed-to-float а потом обратно, либо есть другой способ проще? В сигнале также есть фазовая модуляция, которую в дальнейшем также планируется декодировать. Нужно лишь синхронизироваться с несущей в первое время. Над символьной синхронизацией буду думать позже.

Просто из интереса, стала задача описать делитель 50 МГц -> 1 Гц используя минимум логики в Cyclone V. Сейчас минимум в 26 регистров и 19 ALMs. Используя готовое lpm_counter - 26 регистров и 20 ALMs.

И этих рассматривали. Не помню по какой причине, но они нам также не подошли.У них там кажется что-то намученно с питанием и слишком большое энергопотребление.

Я не про себя, а про тех же Qualcomm и Yamar, у которых чипы дешевле чем FPGA. Использовали, дорогие они и не совсем удобны. У них любая передача формируется в Ethrnet пакет, даже если 2 байта передать нужно. К тому же, их работа заточена под переменное напряжение и есть механизмы синхронизации, что также мешает. Но самый большой гемморой в том, что в розетке вряд ли будет присутствовать шунтирующая емкость или серьезная нагрузка. На постоянном же токе, шунтируюящая емкость сплошь и рядом, токи нагрузок несколько сот ампер, а также всякие зарядники. Все это шунтирует высокочастотный сигнал, а s-параметры, меняются неизвестным образом, что также не добавляют предсказуемости. Продукт уже существует на рынке. Это просто маленькая ее часть, которая может снизить общую ее себестоимость.

FPGA используют разве что для проектирования и отладки, а дальше IP core портируют в ASIC, который потом уже в массовое производство. Отсюда и цена..

У нас был чип от Qualcomm, использующий OFDM и предназначенный как раз для Powerline communication. Работало стабильно, но само решение было дорогим (>10$). Был другой чип, использующий QPSK, но у него мала скорость (115200 kbps). Сами строили решение на OOK, но оно не помехоустойчивое. Смотрим в сторону FSK или BPSK. В чем преимущества одного перед другим?

Скорее всего эквалайзер там не реализуем. Передаточная характеристика канала будет зависить от заряда батарей, качества нагрузки, типа зарядного устройства..

OFDM более трудно-реализуем. Расстояния не большие, но затухания могут быть приличными. А также мы сильно граничены в цене (7$) и мощности (500 mW).

Требуется передавать данные со скоростью 2-3 Мбит/с в полосе частот 2-30 МГц. Как правильнее/проще/дешевле всего организовать двухстороннюю связь? Нужно ли использовать ПЛИС или дешевле будет построить из отдельных блоков? Ну и где об этом всем почитать?