Перейти к содержанию
    

Tamino

Участник
  • Постов

    21
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о Tamino

  • Звание
    Участник
    Участник

Информация

  • Город
    Array

Посетители профиля

1 067 просмотров профиля
  1. Все верно. Уже прописал через переменную. Нюанс в том, что ее не было до этого, а Радиант был установлен. Как я тогда при установке указывал файл лицензии, я не могу вспомнить, но переменные я тогда никакие не прописывал.
  2. Друзья, подскажите как сменить файл лицензии в Radiant'е? Что-то нужной кнопочки не нашел(
  3. Как так? Там же есть строчка: "To request a 30-day evaluation license for the Compact CNN Accelerator, click here." Причем если установить корку в Радиант, то при попытке использовать ядро, Радиант чудесным образом вылетает. Я думал это из-за того что не установлена лицензия на это ядро.
  4. Друзья, а никто не подскажет, где можно найти крякнутую лицензию на ядро "Convolutional Neural Network (CNN) Compact Accelerator"? Друг интересуется.
  5. Отладочная плата SP605

    Куплю подержанную отладочную плату SP605 производителя Xilinx. Интересует сама плата, сопутствующие аксессуары, что идут комплектом не обязательны. Москва или пересылка почтой. Предложения, пожалуйста, в личку или на почту: [email protected] Спасибо.
  6. Всем Доброго Времени суток! Выставляю на продажу демонстрационную плату TR5-F40W. Демонстрационная плата TR5-F40W фирмы Terasic, располагающая программируемой логической интегральной схемой фирмы ALTERA пятого поколения семейства Stratix обеспечивает идеальную аппаратную платформу для разработки высокопроизводительных приложений и приложений, обладающих высокой пропускной способностью. TR5-F40W предназначен для решения самых требовательных по производительности задач, используя для этого самое высокотехнологичное семейство ПЛИС фирмы Altera - Stratix V GX. ПЛИС Stratix V GX, установленная на плате, имеет 340 тысяч логических элементов, а так же интегрированные трансиверы, которые позволяют передавать данные на частоте 12,5 Гбит/с. TR5-F40W полностью совместим с версией 3.0 Serial ATA (SATA), а так же с версией 3.0 стандарта PCI Express, а также имеет ультранизкую задержку при передаче данных через четыре внешних 10G SFP+ модуля. Демонстрационная плата TR5-F40W располагает портом расширения High Speed Mezzanine Card (HSMC), что предоставляет разработчику дополнительную гибкость в разработке различного рода и различной конфигурации приложений. Базовый набор портов ввода/вывода позволяет TR5-F40W полностью поддерживать все высокопроизводительные приложения, такие как трейдинг с ультранизкой задержкой, облачные вычисления, высокопроизводительные вычисления, а так же сбор и обработка сетевого трафика, и обработка сигнала. Демонстрационная плата TR5-F40W имеет следующую спецификацию: • ПЛИС: Altera Stratix® V GX FPGA (5SGXEA3K2F40C3); • конфигурирование ПЛИС: USB Blaster II или JTAG разъем; Fast passive parallel (FPPx32) конфигурирование через MAX II CPLD и флеш-память; • основные пользовательские вводы/выводы: 4 светодиода, 1 светодиодная линейка, 4 кнопки без фиксации 4 кнопки с фиксацией; • сети тактирования: 50MГц осцилятор; программируемый осцилятор Si570 и CDCM61004; • память: synchronous static random access memory (SSRAM); флеш-карта; • порты ввода/вывода: четыре Small Form-factor Pluggable (SFP+) разъемы; два SATA порта; PCI Express (PCIe) x8 коннектор; один RS422 передатчик; один HSMC разъем; • системы контроля и мониторинга: температурный датчик; управление скоростью вращения вентилятора охлаждения; • питание: PCI Express 6-выводной разъем питания; 12В разъем питания. Плата была изъята из рабочей системы. Каких-либо дефектов в процессе эксплуатации обнаружено не было. Обращаю ваше внимание, что представлена к продаже только сама плата TR5-F40W вместе с Debug HSMC Card, но без сопутствующей ей бумажной документации, компакт-дисков, блока питания, набора кабелей и т.д. Всю необходимую документацию, а так же информацию с компакт-диска, идущего в стандартном комплекте, можно взять на сайте производителя. Есть возможность лично проверить работоспособность демонстрационной платы на вашем оборудовании (г. Москва). Прошу за плату 2500 долларов. Email: [email protected]
  7. Большое Спасибо всем, кто откликнулся! Очень интересно было прочесть ваши ответы. Очень заманчивое предложение (шутка), но пожалуй, сил наших не хватит и на десятую долю сопровождения такого серьезного проекта. Необходим исходный код исключительно в целях подредактировать функции ядра и глубже понять специфику работы. Честно говоря, пробовали, но не получилось. Прошу прощения, меня видимо в Гугле забанили, но я так и не смог что-то дельное найти. Не подскажите несколько прямых ссылок? Можно в ЛС. Спасибо!
  8. Здравствуйте! Стоит задача получить исходный код некоторых ядер от Xilinx. Поясню на примере. Допустим, есть ядро Tri Mode Ethernet MAC, лицензия которого предполагает использование полного функционала данного ядра в проектах, но такое ядро в любом проекте представлено как черный ящик. Никто, случаем не в курсе, имеется ли возможность открыть этот черный ящик любым доступным способом, либо купить у Xilinx соответствующую лицензию/права, которые позволят заглянуть вовнутрь? Благодарю.
  9. Да, вроде получилось! Спасибо! Правда, при попытке открыть .ucf файл, пишет что: "# The ucf file is only available when a license has been purchased for this core". Но в том то и дело что лицензия есть, она как бы и предполагает возможность создания этого ядра, если я верно понял. В общем, странно.
  10. Здравствуйте! Случилось так, что необходимо добавить в проект, разработанный в Xilinx ISE 14.7 под Spartan-6 ядро Generic Framing Procedure v1.3. Данное ядро, более не поддерживается и его нет в LogiCORE 14.7 версии ISE. Поддержку данного ядра можно найти в Xilinx ISE 10.1 или в более ранних версиях. Собственно, вопрос. Можно ли каким-либо образом, хоть танцами с бубном, но добавить это ядро в проект, разработанный в Xilinx ISE 14.7? Премного буду признателен за любой совет!
  11. Настроек по линку нет. Есть возможность отключить Автоопределение (скорости) и задать жестко или 10 или 100 или 1000. Я так и так пробовал. Результат один. Нет линка. В общем, Беркут-ЕТ это как бы и есть коммутатор с оптикой, только с расширенными функциями :) В любом случае, что коммутатор, что Беркут захотят установить линк с SFP модулем. Дело не в топологии. Дело, как я думаю, в настройках. Ведь при закольцовке оптикой, как я выше описал, проект в плате SP605 отправляет и успешно принимает Ethernet поток. Т.е. сам себе линк отправил и подтвердил его и, следовательно, пошла передача/прием пакетов. Если такую же закольцовку осуществить между портами Беркута, то линк на его панели также установится (сам себя увидит). А как только я подключаю Беркут к SP605 они друг-друга "не видят". Нет линка. В функции шлейфа (Loopback) будет смысл, как раз после установки линка.
  12. День Добрый! Вопрос касательно отладочной платы от Xilinx SP605 и их тестовых проектов для ядер Tri Mode Ethernet MAC и Ethernet 1000BASE-X PCS/PMA. Я создал проект, объединив их тестовые проекты. Скомпилировалось успешно. Зашил в плату. При закольцовке оптическим кабелем TX из SFP в RX SFP, ChipSCOP'ом на входе по шине данных в ядро GTP Transceiver наблюдаю ушедшие Ethernet пакеты, линк присутсвует все работает отлично. Пакеты ушедшие и пришедшие обратно полностью совпадают. Затем подключаю плату через оптику к тестируемому оборудованию (Беркут-ЕТ), включаю питание и линк отсутствует. Следовательно Ethernet пакеты ни уходят ни приходят. ChipSCOPE показывает по TX шине данные (из PCS/PMA ядра): 0xBC, 0xB5, 0x42, чередуются. Это, я так понимаю, ядро пытается линк установить. По шине RX из ядра GTP Transceiver я наблюдаю разный набор данных, что-то типа: 0x1B, 0xFE, 0xFC; 0xC1, 0xF2, 0xD3. У ядра Ethernet 1000BASE-X PCS/PMA есть шина status_vector[15:0] она указывает есть ли линк или нет. Судя по данным, что она отдает: 0x0800, 0x0810, 0x0820, 0x0830, 0x0840, 0x0850, 0x0860, 0x0870, можно сделать вывод, что скорость потока 1Gbps, что Линка нет (оно и так понятно) и что присутствуют ошибки несоответствия (disparity errors). Знающие люди, не подскажете в чем может крыться проблема? Ведь при закольцовке ядро само себя видит (есть линк), передает и принимает пакеты. И да. Уже пытался подключать и отключать в ядре PCS/PMA Автосогласование (Auto Negotiation), все тщетно. Спасибо!
  13. Недавно вышла обновленная версия книги «FPGAs for Dummies» автора Andrew Moore. Рассказ про FPGA на простом языке теперь за редакцией от Intel'а. Intel_FPGAs_For_Dummies_eBook.pdf
  14. Всем спасибо за помощь. Вопрос снят. Если кто-то еще столкнется с такой же проблемой, то она решается отключением "frame filtering" в меню настройки конфигурации ядра.
×
×
  • Создать...