реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> ROM memory initialization in loop, Инициализация блоков памяти
Alexey_Rostov
сообщение Dec 5 2017, 13:59
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 203
Регистрация: 28-06-13
Из: Минск, Беларусь
Пользователь №: 77 312



Добрый день!
Подскажите пожалуйста как можно инициализировать несколько блоков ROM памяти на Verilog'e?

Например

CODE


reg [7 : 0] MyRom [0 : N - 1]

genvar i;
generate
for (i = 0; i < N; i = i + 1) begin
initial $readmemh($sformat("Data_block_%0d.txt", i), MyRom, 0, 16);
end
endgenerate


где Data_block_0.txt, Data_block_1.txt, ... , Data_block_N-1.txt - файлы с содержимым каждого блока ROM

Синтез данной конструкции проходит. При попытке запустить симуляцию появляется ошибка на sformat
Go to the top of the page
 
+Quote Post
Tausinov
сообщение Dec 5 2017, 14:52
Сообщение #2


Частый гость
**

Группа: Участник
Сообщений: 121
Регистрация: 19-10-13
Пользователь №: 78 795



Цитата(Alexey_Rostov @ Dec 5 2017, 16:59) *
Синтез данной конструкции проходит. При попытке запустить симуляцию появляется ошибка на sformat


$sformat - system task из SystemVerilog'а. В обычном верилоге используется $sformatf.
Go to the top of the page
 
+Quote Post
Alexey_Rostov
сообщение Dec 5 2017, 15:06
Сообщение #3


Местный
***

Группа: Свой
Сообщений: 203
Регистрация: 28-06-13
Из: Минск, Беларусь
Пользователь №: 77 312



Цитата(Tausinov @ Dec 5 2017, 17:52) *
$sformat - system task из SystemVerilog'а. В обычном верилоге используется $sformatf.


Получается наоборот ): если использую sformatf то выдаёт ошибку: system call sformatf not allowed ... use system verilog mode
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
3 чел. читают эту тему (гостей: 3, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 13th December 2017 - 20:54
Рейтинг@Mail.ru


Страница сгенерированна за 0.01233 секунд с 7
ELECTRONIX ©2004-2016